數(shù)字電路與邏輯設(shè)計習(xí)題

1、一、選擇題1. 以下表達(dá)式中符合邏輯運算法則的是 D 。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=12. 一位十六進(jìn)制數(shù)可以用 C 位二進(jìn)制數(shù)來表示。A. B. C. D. 16 3. 當(dāng)邏輯函數(shù)有n個變量時，共有 D 個變量取值組合？ A. n B. 2n C. n2 D. 2n4. 邏輯函數(shù)的表示方法中具有唯一性的是 A 。A .真值表 B.表達(dá)式 C.邏輯圖 D.狀態(tài)圖5. 在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是 D 。A.（256）10 B.（127）10 C.（128）10 D.（255）106.邏輯函數(shù)F= = A 。A.B B.A

2、C. D. 7求一個邏輯函數(shù)F的對偶式，不可將F中的 B 。A .“·”換成“+”，“+”換成“·” B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”8A+BC= C 。A .A+B B.A+C C.（A+B）（A+C） D.B+C9在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。 D A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是110在何種輸入情況下，“或非”運算的結(jié)果是邏輯1。 A A全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為111十進(jìn)制數(shù)25用8421BCD碼表示為

3、B 。A.10 101 B.0010 0101 C.100101 D.1010112不與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為 C 。A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.11)2 D.(65.4)813以下參數(shù)不是矩形脈沖信號的參數(shù) D 。A.周期 B.占空比 C.脈寬 D.掃描期14與八進(jìn)制數(shù)(47.3)8等值的數(shù)為： B A. (100111.0101)2 B.(27.6)16 C.(27.3 )16 D. (100111.101)215. 常用的BCD碼有 D 。A.奇偶校驗碼 B.格雷碼 C.ASCII碼 D.余三碼16.下列

4、式子中，不正確的是(B)A.A+A=AB.C.A0=AD.A1=17.下列選項中，_是TTLOC門的邏輯符號。( C )18.下列選項中，敘述不正確的是( B )A.接入濾波電容引入是消除競爭冒險的方法之一。B.引入選通脈沖不能消除競爭冒險。C.修改邏輯設(shè)計，增加冗余項是常用的消除競爭冒險的方法。D.化簡電路，減少邏輯器件數(shù)目，不能消除競爭冒險。19.下列選項中，不能實現(xiàn)Qn+1=。(D)20.下列選項中，敘述不正確的是(B)A.任意兩個不同的最小項之積，值恒為0。B.RAM的特點是一旦停電，所存儲的內(nèi)容不會丟失。C.在邏輯代數(shù)中，常用的邏輯運算是與非、或非、與或非、異或等。D.單向?qū)щ娞匦允?/p>

5、半導(dǎo)體二極管最顯著的特點。21. n位二進(jìn)制計數(shù)器的模為(B)A.n2 B.2n C.n2+1D.2n+122.下列選項中，_不是單穩(wěn)態(tài)觸發(fā)器的特點。(A)A.有一個穩(wěn)定狀態(tài)，有兩個暫穩(wěn)狀態(tài)。B.暫穩(wěn)狀態(tài)維持一段時間后，將自動返回穩(wěn)定狀態(tài)。C.暫穩(wěn)狀態(tài)時間的長短與觸發(fā)脈沖無關(guān)，僅決定于電路本身的參數(shù)。D.在外來觸發(fā)脈沖的作用下，能夠由穩(wěn)定狀態(tài)翻轉(zhuǎn)到暫穩(wěn)狀態(tài)。23.用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=·+·A0，應(yīng)使(D)A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=024.在下列邏輯電路中，是

6、時序邏輯電路的有(B)A.加法器B.讀/寫存儲器C.編碼器D.數(shù)值比較器25. 函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為( B ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）268線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ C ）。A111 B. 010 C. 000 D. 10127十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。 A16 B.2 C.4 D.828. 有一個左移移位寄存器，當(dāng)預(yù)先置入

7、1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-011129已知74LS138譯碼器的輸入三個使能端（E1=1， E2A = E2B=0）時，地址碼A2A1A0=011，則輸出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 1111111130. 一只四輸入端或非門，使其輸出為1的

8、輸入變量取值組合有( D )種。A15         B8 C7         D131. 隨機存取存儲器具有( A )功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫32N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( D )的計數(shù)器。000001010011100101110111 A.N B.2N C.N2 D.2N33某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為( B )A 八 B. 五 C. 四 D. 三34

9、已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( C )。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B35 有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為（ A ）。A 8.125V B.4V C. 6.25V D.9.375V36函數(shù)F=AB+BC，使F=1的輸入ABC組合為(  D    )AABC=000        BABC=010

10、CABC=101        DABC=11037已知某電路的真值表如下，該電路的邏輯表達(dá)式為( C )。A B. C DABCYABCY0000100000111011010011010111111138四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( D )個有效狀態(tài)。 A.4 B. 6 C. 8 D. 1639. 下列不屬于數(shù)字邏輯函數(shù)的表示方法的是（B ）。A. 真值表 B. 占空比C. 邏輯表達(dá)式 D. 邏輯圖40. 將（0.706）D轉(zhuǎn)換為二進(jìn)制數(shù)（0.101101001）B，兩者的誤差不大于（A ）。A. 2-1

11、0 B. 2-9 C. 2-8 D. 2-741. 下列四個不同進(jìn)制的無符號數(shù)中，其值最小的是（C ）。A.（11001011）B B.（201）DC.（310）O D.（CA）H 42. 下列屬于有權(quán)碼的是（A ）。A2421碼 B. 余3循環(huán)碼 C. 格雷碼 D. ASC碼43. 下列函數(shù)中，是最小項表達(dá)式形式的是（A ）。A. B. C. D. 44. 已知某邏輯電路對應(yīng)的邏輯函數(shù)表達(dá)式為中，（ ）的變化可能造成該邏輯電路產(chǎn)生競爭冒險（ ）。A. A變量 B. B變量 C. C變量 D. 都不會45. 函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為( B ) 。AF(A

12、,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）468線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ A ）。A111 B. 010 C. 000 D. 10147十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。A16 B.2 C.4 D.848已知74LS138譯碼器的輸入三個使能端（E1=1， E2A = E2B=0）時，地址碼A2A1A0=011，則輸出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11

13、110111 D. 1111111149. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( D )種。A15         B8 C7         D150.已知邏輯函數(shù) 與其相等的函數(shù)為（D ）。 AB. C. D. 51.一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（C ）個數(shù)據(jù)信號輸出。 A.4 B.6 C.8 D.16 52四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( D )個有效狀態(tài)。A.4 B. 6

14、 C. 8 D. 1653N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( D )的計數(shù)器。 A.N B.2N C.N2 D.2N 54、.請判斷以下哪個電路不是時序邏輯電路（C ）。A、計數(shù)器 B、寄存器C、譯碼器 D、觸發(fā)器55、函數(shù)F=AB+BC，使F=1的輸入ABC組合為(  D   )AABC=000        BABC=010 CABC=101        DABC=11056、要實現(xiàn),JK

15、觸發(fā)器的J、K取值應(yīng)為（B）。AJ=0，K=0 B. J=1，K=1 C. J=1，K=0 D. J=0，K=157、在下列邏輯電路中，不是組合邏輯電路的有（A）。A. 寄存器 B.編碼器 C.全加器 D. 譯碼器58、欲使D觸發(fā)器按Qn+1=Qn工作，應(yīng)使輸入D=（C）。A. 0 B. 1 C. Q D. 59、不與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為（ C ）。A.(01010011.0101)8421BCD B.(35.8)16 C.(110101.11)2 D.(65.4)860. 四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( D )個有效狀態(tài)。 A.4 B. 6 C. 8 D. 1661、

16、函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為( B ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）62、已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( C )。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B63、設(shè)圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時鐘信號作用下,輸出電壓波形恒為0的是：（C）圖。 A B C D64邏輯函數(shù)F=AB+BC的最小項表達(dá)式為（ c

17、 ）。 A、F=m2+m3+m6 B、F=m2+m3+m7C、F=m3+m6+m7 D、F=m3+m4+m765. ABF測得某邏輯門輸入A、B和輸出F的波形下圖所示，則F（A，B）的表達(dá)式為（ C ）。ABA、F=AB B、F=A+B C、F=AB D、F= 66的反函數(shù)為 =（ B ）。（A） (B) (C) (D) 67下列表達(dá)式中不存在競爭冒險的有 C 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)B68用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應(yīng)使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D

18、0=D1=1，D2=D3=069欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 B 。 A.J=Q,K= B.J=,K=Q C.J=Q,K=1 D.J=0,K=Q70把一個八進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到 D 進(jìn)制計數(shù)器。 A.8 B.4 C.12 D.3271下列邏輯電路中為時序邏輯電路的是 C 。 A.譯碼器 B.加法器 C.計數(shù)器 D.數(shù)據(jù)選擇器72以下式子中不正確的是（ C ） a1AA bAA=A c d1A173已知下列結(jié)果中正確的是（ C ） aYA bYB cYAB d74以下錯誤的是（B ） a數(shù)字比較器可以比較數(shù)字大小 b實現(xiàn)兩個一位二進(jìn)制數(shù)相加的電路叫全

19、加器 c實現(xiàn)兩個一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器 d編碼器可分為普通全加器和優(yōu)先編碼器75. 當(dāng)邏輯函數(shù)有n個變量時，共有 D 個變量取值組合？A. n B. 2n C. n2 D. 2的n次方76邏輯函數(shù)的表示方法中具有唯一性的是 A 。A .真值表 B.表達(dá)式 C.邏輯圖 D.以上都具有唯一性77一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 （C）個。 A.1 B.2 C.4 D.1678五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為 D 。A.5 B.10 C.25 D.3279. 表示十六進(jìn)制數(shù)16個數(shù)碼，需要二進(jìn)制數(shù)碼的位數(shù)是（B ）。A2位 B. 4位 C. 3

20、位 D. 10位80. 下列四個不同進(jìn)制的無符號數(shù)中，其值最大的是（A ）。A二進(jìn)制數(shù) 11001011 B. 十進(jìn)制數(shù) 201C八進(jìn)制數(shù) 310 D. 十六進(jìn)制數(shù)CA81. 邏輯關(guān)系為“一件事情的發(fā)生是以其相反的條件為依據(jù)”的邏輯門是（B ）。A與門 B. 非門 C. 異或門 D. 同或門82 下列函數(shù)中，是最小項表達(dá)式形式的是（ A）。A. B. Y=ABC+ACD C. Y=ABC+BC D. 83. 二進(jìn)制8421碼0111對應(yīng)的余3循環(huán)碼為（C ）。 A. 0100 B. 0101 C. 1111 D. 001184. 已知某邏輯電路對應(yīng)的邏輯函數(shù)表達(dá)式為中，哪個變量的變化可能造成該

21、邏輯電路產(chǎn)生競爭冒險（ A ）。A. A變量 B. B變量 C. C變量 D. D變量85. 表1所示的某電路的真值表所代表的邏輯功能是（D ）。表1 某電路的真值表ABCYABCY00011001001010100100110001111111 A奇校驗電路 B. 偶校驗電路 C. 一位全加器 D. 一位數(shù)值比較器86. 下列關(guān)于時序邏輯電路的特征，描述錯誤的是（D ）。 A時序邏輯電路由組合電路和存儲電路組成。 B時序邏輯電路的狀態(tài)與時間有關(guān)。 C時序邏輯電路的輸出信號由輸入信號和電路的狀態(tài)共同決定。 D時序邏輯電路中不含有具有記憶功能的元件。87. 下列不屬于觸發(fā)器的描述方式是（D ）。

22、A. 特性表 B. 特性方程 C. 狀態(tài)圖 D. 狀態(tài)表88. 在函數(shù)變換式中，用到的代數(shù)法是（B ）。A. 分配律 B. 吸收律 C. 交換律 D. 0-1律二、判斷題（正確打，錯誤的打×）1 邏輯變量的取值，比大。（ X ）。2 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）。3若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（ ）。4因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。（ X ）5若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（ ）6若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（ X ）7邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作

23、對偶變換也還原為它本身。（ ）8.“0”的補碼只有一種形式。 （ ）9.卡諾圖中，兩個相鄰的最小項至少有一個變量互反。（ ）10.用或非門可以實現(xiàn)3種基本的邏輯運算。 （ ）11.時鐘觸發(fā)器僅當(dāng)有時鐘脈沖作用時，輸入信號才能對觸發(fā)器的狀態(tài)產(chǎn)生影響。（ ）12.采用奇偶校驗電路可以發(fā)現(xiàn)代碼傳送過程中的所有錯誤。（X ）13.時序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來描述同一個時序邏輯電路的邏輯功能，它們之間可以相互轉(zhuǎn)換。 （ ）14.一個存在無效狀態(tài)的同步時序電路是否具有自啟動功能，取決于確定激勵函數(shù)時對無效狀態(tài)的處理。（ ）15. 方波的占空比為0.5。（ ） 16. 數(shù)字電路中用“1”和“0”

24、分別表示兩種狀態(tài),二者無大小之分。（ ） 17格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）18八進(jìn)制數(shù)（8）8比十進(jìn)制數(shù)（8）10小。（ X ）19在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（ ）20全是由最小項組成的與-或式表達(dá)式 ，稱最簡與-或表達(dá)式。（ X ）21. 在若干個邏輯關(guān)系相同的與-或表達(dá)式中，其中包含的與項數(shù)最少，且每個與項中變量數(shù)最少的表達(dá)式, 稱最小項表達(dá)式。（ X ） 22. .時序邏輯電路由組合邏輯電路和存儲電路組成。（ ）23. Mealy型時序電路：電路輸出是輸入變量與觸發(fā)器狀態(tài)的函數(shù)。（ ）24. 輸出與輸入有直接的關(guān)系、輸出方程中含

25、輸入變量的是Moore型時序電路。（ X ）25. Moore型時序電路：電路輸出僅僅是觸發(fā)器狀態(tài)的函數(shù)。（ ）26.輸出與輸入沒有直接的關(guān)系、輸出方程中不含輸入變量的是Mealy型時序電路。（ X ）27. RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（ X ）28. 構(gòu)成一個7進(jìn)制計數(shù)器需要3個觸發(fā)器（ ）29八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ X ）30. 因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。（ X ）31. JK觸發(fā)器的 J=K=1 變成 T 觸發(fā)器。（ ）32在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（ ）33.約束項就是邏輯函數(shù)

26、中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當(dāng)作1，也可當(dāng)作 0。（ ）34時序電路不含有記憶功能的器件。（ X ）35RS觸發(fā)器的輸出狀態(tài)Q N+1與原輸出狀態(tài)Q N無關(guān)。（ X ）36優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼. （ ）三、填空題1. 邏輯代數(shù)又稱為 代數(shù)。最基本的邏輯關(guān)系有 、 、 三種。常用的幾種導(dǎo)出的邏輯運算為 、 、 、 、 。2. 邏輯函數(shù)的常用表示方法有 、 、 。3. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。摩根定律又稱為 。4. 邏輯代數(shù)的三個重要規(guī)則是 、 、 。5邏輯函數(shù)F=+B+D的反函數(shù)= 。6邏輯函數(shù)F=A（B+C）&

27、#183;1的對偶函數(shù)是 。7添加項公式AB+C+BC=AB+C的對偶式為 。8邏輯函數(shù)F=+A+B+C+D= 。9邏輯函數(shù)F= 。10已知函數(shù)的對偶式為+，則它的原函數(shù)為 。 1布爾 與 或 非 與非 或非 與或非 同或 異或 2邏輯表達(dá)式 真值表 邏輯圖 3交換律 分配律 結(jié)合律 反演定律 4代入規(guī)則 對偶規(guī)則 反演規(guī)則 5A（C+） 6A+BC+0 7（A+B）（+C）（B+C）=（A+B）（+C） 81 90 101. 描述脈沖波形的主要參數(shù)有 、 、 、 、 、 、 。2. 數(shù)字信號的特點是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來表示。3. 分析數(shù)字電路的主要工具是

28、，數(shù)字電路又稱作 。4. 在數(shù)字電路中，常用的計數(shù)制除十進(jìn)制外，還有 、 、 。5. 常用的BCD碼有 、 、 、 等。常用的可靠性代碼有 、 等。 1. 幅度、周期、頻率、脈寬、上升時間、下降時間、占空比2. 時間、幅值、1、03. 邏輯代數(shù)、邏輯電路4. 二進(jìn)制、八進(jìn)制、十六進(jìn)制5. 8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗碼1. 將二進(jìn)制數(shù)(111001010.01001)2轉(zhuǎn)換為十六進(jìn)制數(shù)是 。2. 邏輯函數(shù)的表示方法有 。3. 數(shù)字系統(tǒng)中常用的各種數(shù)字部件，就其結(jié)構(gòu)和工作原理可分為 和 兩大類電路。4. 常用的數(shù)字邏輯函數(shù)的化簡方法有 和 。5.

29、 已知函數(shù)L(A,B,C,D)=，將函數(shù)L的最簡與或表達(dá)式用2輸入的與非門表示是 。 6. 具有置0、置1、保持和翻轉(zhuǎn)功能被稱為全功能觸發(fā)器的是 觸發(fā)器。7. 圖5為兩個與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，基本RS觸發(fā)器具有置0、置1、保持和狀態(tài)不定四種狀態(tài)。當(dāng)= ，= 時，該觸發(fā)器處于置1狀態(tài)。8. 某同步時序邏輯電路的狀態(tài)表如表2所示，若電路初始狀態(tài)為B，輸入序列X=011101，則電路圖產(chǎn)生的輸出響應(yīng)序列為 。表2狀態(tài)表 圖5 基本RS觸發(fā)器現(xiàn)態(tài)次態(tài)/輸出X=0X=1AB/0C/1BC/1B/0CA/0A/19. 已知某時序邏輯電路的激勵信號為 和 ， 對應(yīng)的狀態(tài)方程Q1= 。 10.在

30、圖6所示的同步時序邏輯電路的狀態(tài)圖中，需要 個觸發(fā)器來實現(xiàn)對應(yīng)的邏輯電路圖，有 個無效狀態(tài)。 同步時序邏輯電路的狀態(tài)圖1. (1CA.48)16 2.邏輯表達(dá)式、波形圖、真值表和邏輯圖 3.組合邏輯電路和時序邏輯電路 4.代數(shù)法和卡諾圖法 5. 或（答案不唯一） 6. JK 7. 0 和 1 8. 111100 9. 10. 3 和 5 1對于JK觸發(fā)器，若，則可完成 （ ）觸發(fā)器的邏輯功能。2將10個“1”異或起來得到的結(jié)果是（ ）。3基本邏輯運算有: （ ）、或運算和非運算。4采用四位比較器對兩個四位數(shù)比較時，先比較（ ）位。5觸發(fā)器按動作特點可分為基本型、（ ）、主從型和邊沿型；6兩二進(jìn)

31、制數(shù)相加時，不考慮低位的進(jìn)位信號是 （ ） 加器。7不僅考慮兩個本位相加，而且還考慮來自（ ）相加的運算電路，稱為全加器。8時序邏輯電路的輸出不僅和該時刻輸入變量的取值有關(guān)，而且還與（ ）有關(guān)。9計數(shù)器按CP脈沖的輸入方式可分為（ ）和異步計數(shù)器。11 一個 JK 觸發(fā)器有二個穩(wěn)態(tài)，它可存儲（ ） 位二進(jìn)制數(shù)。 12 把JK觸發(fā)器改成T觸發(fā)器的方法是（ ）。13N個觸發(fā)器組成的計數(shù)器最多可以組成（ ）進(jìn)制的計數(shù)器。14基本RS觸發(fā)器的約束條件是（ ）。15. 時序邏輯電路的輸出不僅和該時刻輸入變量的取值有關(guān)，而且還與（ ）有關(guān)。1. T 2. 0 3. 與運算 4. 最高 5. 同步型 6.

32、半 7. 低位的進(jìn)位 8 該時刻的狀態(tài) 9. 同步 10. 卡諾圖 11. 1 12. J=K 13. 2N 14. RS0 15. 147 1數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路 、 時序邏輯電路 。2主從jk觸發(fā)器解決了同步RS觸發(fā)器的 空翻 現(xiàn)象。3把JK觸發(fā)器改成T觸發(fā)器的方法是（J=K ）。4一位8421BCD碼計數(shù)器至少需要（ 4 ）個觸發(fā)器。5用n片74VC161十六進(jìn)制的計數(shù)器構(gòu)成321進(jìn)制的計數(shù)電路。則n= 3 。6（2A4.7C6）、16=（ 001010100100.01111100011 ）27D觸發(fā)器的特征方程是 。8邏輯函數(shù)F=（A+BC）

33、3;1的對偶函數(shù)是 F=A(B+C)+0 。9基本RS觸發(fā)器的約束條件是 _RS=1_。1. 將二進(jìn)制數(shù)(111001010.01001)2轉(zhuǎn)換為八進(jìn)制數(shù)是 。2. 常用的數(shù)字邏輯函數(shù)的化簡方法有 和 。3. 已知函數(shù)L(A,B,C,D)的卡諾圖如圖1所示，函數(shù)L的最簡與或表達(dá)式是 。 4. 當(dāng)二進(jìn)制數(shù)為負(fù)數(shù)時，將原碼的數(shù)值位逐位求反，然后在最低位加1，得到 。5. 將邏輯表達(dá)式變換成，所用到的是邏輯代數(shù)基本定律中的 定律。6. 具有存儲功能的兩種邏輯單元電路為 和 。7. 某同步時序邏輯電路的狀態(tài)表如表2所示，若電路初始狀態(tài)為C，輸入序列x=000111，則電路圖產(chǎn)生的輸出響應(yīng)序列為 。8.

34、 在圖2所示的同步時序邏輯電路的狀態(tài)圖中，需要 個觸發(fā)器來實現(xiàn)對應(yīng)的邏輯電路圖，有 個無效狀態(tài)。9. 如將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，則J= ，K= 。10. 用74HC139和74HC138構(gòu)成5線-32線譯碼器如圖3所示，其中74HC139和74HC138的功能表如表3和表6所示。當(dāng)輸入信號B4B3B2B1B0=11000時，對應(yīng)的譯碼輸出信號L0-L31為低電平的輸出信號是 。1. (712.22)8 2. 代數(shù)法和卡諾圖化簡法 3.4. 補碼 5. 對偶定律或反演定律 6. 鎖存器 和 觸發(fā)器 7. 001111 8. 3 , 5 9.10. L24  1  定點32

35、位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是（ 2311231 ）。 2  CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（IR  ），指示下一條指令地址的寄存器是（ PC ），保存算術(shù)邏輯運算結(jié)果的寄存器是（ DR ）和（ ACC ）。 3  浮點加、減法運算的步驟是（對階  ）、（尾數(shù)相加減  ）、（規(guī)格化  ）、（舍入處理  ）、（溢出判斷  ）。 4 對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計

36、算機采用多級存儲體系結(jié)構(gòu)，即（ CACHE ）、（ 主存 ）、（外存  ）。 5 一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)傳送  ）、（ 數(shù)據(jù)處理 ）、（數(shù)據(jù)存儲  ）、（ 程序控制 ）四大類指令。 6  CPU從主存取出一條指令并執(zhí)行該指令的時間叫（指令周期  ），它通常包含若干個（機器周期  ），而后者又包含若干個（節(jié)拍  ）。 7 一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（ 純小數(shù) ）和（純整數(shù)

37、0; ）兩種表示方法。 8  在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為（總線  ）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（ 數(shù)據(jù)總線 ）、（ 控制總線 ）、（地址總線  ）。9  計算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、（匯編語言  ）級、（高級語言  ）級。 10  十進(jìn)制數(shù)在計算機內(nèi)有兩種表示形式：（ 字符串 ）形式和（壓縮十進(jìn)制  ）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后

38、者用于直接完成十進(jìn)制數(shù)的算術(shù)運算。四、思考題1. 邏輯代數(shù)與普通代數(shù)有何異同？2. 邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？3. 為什么說邏輯等式都可以用真值表證明？4. 對偶規(guī)則有什么用處？ 1都有輸入、輸出變量，都有運算符號，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運算符號所代表的意義不同。 2通常從真值表容易寫出標(biāo)準(zhǔn)最小項表達(dá)式，從邏輯圖易于逐級推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項表達(dá)式易于列出真值表。 3因為真值表具有唯一性。 4可使公式的推導(dǎo)和記憶減少一半，有時可利于將或與表達(dá)式化簡。 在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？ 格雷碼的特點是什么？為什么說

39、它是可靠性代碼？ 奇偶校驗碼的特點是什么？為什么說它是可靠性代碼？1因為數(shù)字信號有在時間和幅值上離散的特點，它正好可以用二進(jìn)制的1和0來表示兩種不同的狀態(tài)。2格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。3奇偶校驗碼可校驗二進(jìn)制信息在傳送過程中1的個數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯誤。五、下列的二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)（1）、1011，（2）、10101，（3）、11111，（4）、100001（1）（1011）2=（11）10 （2）（10101）2=（21）10 （3）（11111）2=

40、（31）10 （4）（100001）2=（33）10六、將下列的十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)（1）、8，（2）、27，（3）、31，（4）、100 六、 （1）（8）10=（1000）2 （2）（27）10=（11011）2 （3）（31）10=（11111）2 （4）（100）10=（1100100）2七、完成下列的數(shù)制轉(zhuǎn)換（1）、（255）10=（ ）2=（ ）16=（ ）8421BCD（2）、（11010）2=（ ）16=（ ）10=（ ）8421BCD（3）、（3FF）16=（ ）2=（ ）10=（ ）8421BCD（4）、（1000 0011 0111）8421BCD =（）10=（）2=

41、（）16七、（1）（255）10=（11111111）2=（FF）16=（001001010101）8421BCD （2）（11010）2=（1A）16=（26）10=（00100110）2 （3）（3FF）16=（1111111111）2=（1023）10=（0001000000100011）8421BCD （4）（100000110111）8421BCD=（837）10=（1101000101）2=（345）16八、完成下列二進(jìn)制的算術(shù)運算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100八、 （1）（1110）2 （2

42、）（101）2 （3）（1000001）2 （4）（11）2九、設(shè)：，。已知A、B的波形如圖所示。試畫出Y1、Y2、Y3對應(yīng)A、B的波形。圖題九十、 寫出圖各邏輯圖的表達(dá)式。十、X= Y= Z=十一、已知真值表如表（a）、(b)，試寫出對應(yīng)的邏輯表達(dá)式。表題十一（a）表題十一(b)ABCYABCDY0000010100111001011101110110100100000001001000110100010101100111100010011010101111001101111011110000000100110111 十一、a）Y= b) Y= 十二、公式化簡下列邏輯函數(shù)（1）、（2）、（3

43、）、（4）、（5）、（6）、（7）、（8）、（9）、（10）、 十二、(1) Y=A+B (2) Y=1 (3) Y= (4) Y=AD (5) Y=A (6) Y=1 (7) Y=A+B+C (8) Y=1 (9) Y= (10) Y=十三、用卡諾圖化簡下列邏輯函數(shù)：（1）、Y（A，B，C）=m(0,2,4,7)(2)、Y(A,B,C)=m(1,3,4,5,7)(3)、Y(A,B,C,D)=m(2,6,7,8,9,10,11,13,14,15)(4)、Y(A,B,C,D)=m(1,5,6,7,11,12,13,15)(5)、(6)、(7)、Y（A,B,C）=m(0,1,2,3,4)+d(5,7)(8)、Y(A,B,C,D)=m(2,3,5,7,8,9)+d(10,11,12,13,14,15) 十三、 (1) Y= (2) Y= (3) Y= (4) Y= (5) Y= (6) Y= (7) Y= (8) Y= 用邏輯代數(shù)的基本公式和常用公式化簡下列邏輯函數(shù)：解：證明下列異或運算公式。解：用卡諾圖化簡下列函數(shù)。解：分別將題中給定的邏輯函數(shù)卡諾圖畫出如圖所示，并化簡寫出最簡與或表達(dá)式。1 化簡下列函數(shù)1） 2） 解： (1) (2) 2 分析下圖所示的同步時序電路1） 寫出觸發(fā)器的輸入激勵表達(dá)式，輸出表達(dá)式和狀態(tài)轉(zhuǎn)換表