數(shù)字電子練習(xí)題

1、 數(shù)字電子技術(shù)基礎(chǔ)習(xí)題 第一部分 門電路一、 填空題1. 數(shù)字集成電路按開關(guān)元件不同，可分為 TTL集成電路 和 CMOS集成電路 兩大類。2. 數(shù)字電路中的三種基本邏輯門電路是 與門 、 或門 、 非門 。 ENYA B 圖1 填空題5用圖 3.三態(tài)門是在普通門的基礎(chǔ)上增加 控制 電路構(gòu)成的，它的三種輸出狀態(tài)是 高電平、 低電平 和 高阻態(tài) 。4. 與門、與非門的閑置輸入端應(yīng)接 高 電平；或門、或非門的閑置輸入端應(yīng)接 低 電平。5. 圖1所示三態(tài)門在時(shí)，Y的輸出狀態(tài)是 高阻態(tài) 。6. 利用TTL與非門實(shí)現(xiàn)輸出線與應(yīng)采用 OC 門，實(shí)現(xiàn)總線傳輸應(yīng)采用 三態(tài) 門。7. 圖2為幾種常見邏輯門電路的

2、邏輯符號(hào)，試分別寫出其名稱和邏輯表達(dá)式。A B Y(a) YA B YA B 1(d)(c)圖2 填空題7用圖 1A Y(b) 名稱 邏輯表達(dá)式 名稱 邏輯表達(dá)式（a） 與門 Y=AB ； （b） 非門 ；（c） 與非門 ； （d） 或非門 。8. 當(dāng)決定某一件事情的多個(gè)條件中有一個(gè)或一個(gè)以上具備時(shí)，該件事情就會(huì)發(fā)生，這種關(guān)系稱為 或 邏輯關(guān)系。二、 選擇題1. 下列幾種邏輯門中，能用作反相器的是 C 。A. 與門 B. 或門 C. 與非門2. 下列幾種邏輯門中，不能將輸出端直接并聯(lián)的是 B 。A. 三態(tài)門 B. 與非門 C. OC門3. TTL與非門的輸入端在以下四種接法中，在邏輯上屬于輸入

3、高電平的是 C 。A. 輸入端接地 B. 輸入端接同類與非門的輸出電壓0.3V C. 輸入端經(jīng)10k電阻接地 D. 輸入端經(jīng)51電阻接地4. TTL與非門的輸入端在以下4種接法中，在邏輯上屬于輸入低電平的是 D 。A. 輸入端經(jīng)10k電阻接地 B. 輸入端接同類與非門的輸出電壓3.6V C. 輸入端懸空 D. 輸入端經(jīng)51電阻接地5. 邏輯電路如圖3所示，該電路實(shí)現(xiàn)的邏輯關(guān)系為 C 。A. B. C. D. 6. 圖4為TTL邏輯門，其輸出Y為 D 。A. B. C. D. Y151A B C 圖4 選擇題6用圖圖5 選擇題7用圖A B 111Y1圖3 選擇題5用圖YA B 17. 圖5電路實(shí)

4、現(xiàn)的邏輯功能是 C 。A. B. C. D. 8. 門電路使用時(shí)需要外接負(fù)載電阻和電源的是 D 。A. 與門 B. 與非門 C. 異或門 D. OC門9. 以下各種接法不正確的是 D 。A. 與非門閑置輸入端接1 B. 或非門閑置輸入端接地C. TTL與非門閑置輸入端懸空 D. CMOS 門閑置輸入端懸空10. 圖6中能實(shí)現(xiàn)功能的TTL門是 B 。YA B +5VYA B (B)(A) (C)圖6 選擇題10用圖YA 11. 圖7中，能實(shí)現(xiàn)的邏輯門是 C 。YA (B)(A) (C)圖7 選擇題11用圖YA B 1(D)Y=1A B A B Y=112. 圖8中電路連接和給定邏輯功能都正確的是

5、 C 。圖8 選擇題12用圖(D)RLVCCYA BC DYA B 1YA B 1(B)(A) (C)A YB VCC 三、判斷題（正確的打，錯(cuò)誤的打×）1. 凡是TTL門，都不可以將多個(gè)門的輸出端直接并聯(lián)。（ × ）2. 在非門電路中，輸入高電平時(shí)，輸出為低電平。（ ）3. TTL門電路輸入端懸空相當(dāng)于輸入高電平。（ ）4. CMOS門電路閑置輸入端可以懸空。（ × ）5. 三態(tài)門是指門電路有三種輸入狀態(tài)。（ × ）6. 與非門閑置輸入端可以接地。（ × ）7. 兩個(gè)OC與非門線與，可以實(shí)現(xiàn)與或非邏輯。（ ）8. 兩個(gè)三態(tài)門輸出端并聯(lián)，實(shí)現(xiàn)的

6、是邏輯與關(guān)系。（ × ）9. 與非門的邏輯功能是“全1出1，有0出0”。（ × ）10. 所有門電路都可以用于總線傳輸。（ × ）11. TTL門電路允許電源電壓變化范圍比CMOS門電路的要寬。（ × ）12. 使能端低電平有效的三態(tài)門，當(dāng)使能端為低電平時(shí)，輸出端呈高阻態(tài)。（ × ）13. 有源推拉式輸出的門電路輸出端可以并聯(lián)。（ × ）四、簡(jiǎn)答題1. 什么是數(shù)字電路？數(shù)字電路有哪些主要特點(diǎn)？。(略)2. 作出與門、或門、非門、與非門、或非門、異或門的邏輯符號(hào)、真值表、并歸納其邏輯功能。(略)3. 試比較TTL門與CMOS門的主要優(yōu)缺

7、點(diǎn)。（答：TTL速度快，功耗大。CMOS反之。）4. TTL門、CMOS門電路的閑置輸入端應(yīng)如何處理？(略)5. 如何識(shí)讀集成邏輯門電路的引腳？(略)6. 試說明與非門、或非門、異或門能否作反相器使用？如果可以，各輸入端應(yīng)如何連接？(略)7. 試說明下列各種門電路中哪些可以將輸出端并聯(lián)使用？(答：2、4、5、6可以)（1）具有推拉式輸出級(jí)的TTL電路；（2）TTL電路的OC門；（3）普通的CMOS門；（4）TTL電路的三態(tài)輸出門；（5）漏極開路輸出的CMOS門；（6）CMOS三態(tài)門。8. 在使用TTL門電路和CMOS門電路時(shí)，應(yīng)分別注意哪些問題？(略)9. 三態(tài)門有何特殊功能？它有何用途？(略

8、)10. 試說明OC門的主要用途。(略)五、邏輯電路分析題1. 指出圖9中各門電路的輸出是什么狀態(tài)（高電平、低電平、或高阻態(tài)）。假定它們都是TTL門。Y1UIL10kUIHY3UILVCC ENY2UIL110k圖9 電路分析題1用圖高電平低電平高阻態(tài)2說明圖10中各門電路的輸出是高電平還是低電平？假定它們都是CMOS門。圖10 電路分析題2用圖Y21UIHUIL VDDRLY3VDDY1UIH10k高電平低電平低電平3. 圖11所示TTL門電路，輸入端1、2為閑置端，試問哪些接法是正確的？（答：a、b、d、e、g正確）圖11 電路分析題3用圖(a) (d)(c)(b) (e) (h)(g)(

9、f) ABY21+5VABY21+5VABY21+5VABY21+5VABY121+5VABY121+5VABY121+5VABY121+5V六、畫圖題A B Y1 Y2 =1 Y3 Y4 圖12 題六用圖Y3AB1AY11Y2B0A B Y4=1先寫出圖12所示各門電路的邏輯表達(dá)式，再根據(jù)輸入信號(hào)A、B的波形，對(duì)應(yīng)畫出各個(gè)門的輸出波形。解；Y1=AY2=1Y3=A+BY4=AB + AB 波形如圖12第二部分 組合邏輯電路一、 填空題1. 邏輯代數(shù)的三種基本邏輯運(yùn)算是 與 、 或 和 非 ，在電路上，分別用 與 門、 或 門和 非 門來實(shí)現(xiàn)。2. 邏輯變量和邏輯函數(shù)的取值只有 0 和 1 兩

10、種可能。3. 邏輯函數(shù)的表示方法有 真值表 、 邏輯表達(dá)式 、 邏輯圖 、 波形圖 、 卡諾圖五種。4.“全1出0，有0出1”描述的邏輯關(guān)系是 與非邏輯 。5. 0 ， 1 。6. ， A+B ， A 。7. 時(shí)，函數(shù)之值為 1 。8. 二進(jìn)制的基數(shù)是 2 ，其第位的權(quán)值是 2i 。9. 在二-十進(jìn)制碼中，1位十進(jìn)制數(shù)用 4 位二進(jìn)制碼表示，8421BCD碼從高位到低位的權(quán)值依次為 8、4、2、1 。10.（93）10=（ 101 1101 ）2，（93）10=（ 1001 0011 ）8421BCD11. 最簡(jiǎn)與或式的標(biāo)準(zhǔn)有兩個(gè)，即 與項(xiàng)數(shù)最少 、 每個(gè)與項(xiàng)中變量數(shù)最少 。12. 常用的集成

11、組合邏輯電路有 編碼器 、 譯碼器 、 數(shù)據(jù)選擇器 等。13. 編碼器的功能是將輸入信號(hào)轉(zhuǎn)化為 二進(jìn)制代碼輸出 。14. 編碼器可分為 二進(jìn)制編碼器 和 二十進(jìn)制編碼器 ，又可分為 普通編碼器 和 優(yōu)先編碼器 。15. 常用的譯碼器電路有 二進(jìn)制譯碼器 、 二十進(jìn)制譯碼器 和 顯示譯碼器 等。 16. 七段顯示譯碼器74LS48輸出高電平有效，用以驅(qū)動(dòng)共陰極LED顯示器。當(dāng)輸入時(shí)，輸出= 1011011 ，顯示字形 5 。17. 數(shù)據(jù)選擇器的邏輯功能是 從2n個(gè)輸入信號(hào)中選擇一個(gè)送到唯一輸出端 ；數(shù)據(jù)分配器的邏輯功能是 根據(jù)地址信號(hào)的要求將公共總線上的一路輸入數(shù)據(jù)分配到指定輸出通道上去 。二、

12、 選擇題1.“入1出0，入0出1”的邏輯運(yùn)算關(guān)系屬于 C 。A. 與運(yùn)算 B. 或運(yùn)算 C. 非運(yùn)算 D. 與非運(yùn)算2. 使函數(shù)的值為0的變量取值組合為 C 。A. 00、11 B. 00、10 C. 01、10 D. 01、113. 使函數(shù)之值為1的變量取值組合是 A 。A. 00 ，至少有一個(gè)0 B. 01 ，至少有一個(gè)1C. 10 ，11 D. 11 ，任意組合4. ，當(dāng)時(shí)， D 。A. B. C. D. 5. 3個(gè)邏輯變量的取值組合共有 C 種。A. 3 B. 6 C. 8 D. 166. 下列邏輯函數(shù)屬于與非式的是 B 。A. B. C. D. 7. 與相等的式子是 A 。A. B.

13、 C. D. 8. 圖1所示波形關(guān)系的邏輯函數(shù)表達(dá)式為 C 。A. B. C. D. 圖1 選擇題8用圖ABY9. 表1所示的真值表，其函數(shù)式為 C 。A. B. C. D. 10. 余3碼的0011對(duì)應(yīng)的十進(jìn)制數(shù)是 C 。A. 3 B. 6 C. 0 D. 911. 二進(jìn)制數(shù)1001 0110轉(zhuǎn)換為十進(jìn)制，應(yīng)得 A 。A. 150 B. 151 C. 96 D. 9812. 十進(jìn)制數(shù)35轉(zhuǎn)換為二進(jìn)制數(shù)得 A ，轉(zhuǎn)換為8421BCD碼得 C 。A. 100011 B. 100001 C. 00110101 D. 0101001113. 屬于無權(quán)碼的是 B 。A. 8421碼 B. 余3碼 C.

14、 2421碼 D. 自然二進(jìn)制碼14. 組合邏輯電路通常由 A 組成。A. 門電路 B. 編碼器 C. 譯碼器 D. 數(shù)據(jù)選擇器15. 8線-3線優(yōu)先編碼器74LS148，低電平輸入有效，反碼輸出。當(dāng)對(duì)編碼時(shí)，輸出為 C 。A. 000 B. 101 C. 010 D. 10016.優(yōu)先編碼器同時(shí)有兩個(gè)或兩個(gè)以上信號(hào)輸入時(shí)，是按 D 給輸入信號(hào)編碼。A. 高電平 B. 低電平 C. 高頻率 D. 高優(yōu)先級(jí)17. 8421BCD譯碼器74LS42輸出低電平有效，當(dāng)輸入時(shí)，其輸出等于 D 。圖2 選擇題18用圖01A1D1D24選1MUXBAA0D0YD3A. 0000000010 B. 1011

15、111111 C. 0100000000 D. 111111110118. 4選1數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)產(chǎn)生器的電路連接如圖2所示，該電路實(shí)現(xiàn)的邏輯函數(shù)是 C 。A. B. C. D. 三、判斷題（正確的打，錯(cuò)誤的打×）1. 邏輯變量的取值中，1比0大。（ × ）2. 如果，則。（ × ）3. 組合邏輯電路具有記憶功能。（ × ）4. 3位二進(jìn)制編碼器有3個(gè)輸入端，8個(gè)輸出端。（ × ）5. 二-十進(jìn)制譯碼器又叫4線-10線譯碼器。（ ）6. 驅(qū)動(dòng)共陰極LED顯示器的譯碼器輸出為高電平有效；而驅(qū)動(dòng)共陽極LED顯示器的譯碼器輸出為低電平有效。（

16、）7. 二進(jìn)制譯碼器和二-十進(jìn)制譯碼器，對(duì)應(yīng)于一個(gè)輸入代碼，只有唯一一個(gè)輸出端輸出有效電平。（ ）8. 要給8個(gè)信號(hào)編碼，至少需要4位二進(jìn)制數(shù)。（ × ）9. 共陰極LED數(shù)碼管要用“0”電平驅(qū)動(dòng)；共陽極LED數(shù)碼管要用“1”電平驅(qū)動(dòng)。（ × ）10. 優(yōu)先編碼器在同一時(shí)刻允許輸入多個(gè)請(qǐng)求編碼信號(hào)，并對(duì)所有請(qǐng)求信號(hào)編碼。（× ）11. 待編碼信號(hào)數(shù)為個(gè)，輸出代碼位數(shù)為位，它們的關(guān)系一定要滿足。（ ×）12. 能將輸入信號(hào)轉(zhuǎn)變?yōu)槎M(jìn)制代碼的電路稱為譯碼器。（ × ）13. 數(shù)據(jù)選擇器是一個(gè)單輸入、多輸出的組合邏輯電路。（ × ）四、計(jì)算

17、題1. 將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。（1）（25）10=（11001）2 （2）（53.25）10=（110101.01）22. 將下列二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。（1）（1001）2 =（9）10 （2）（1001011）=（75）103. 將下列各數(shù)轉(zhuǎn)換為8421BCD碼。（1）（100011）2 =（0011 0101）8421BCD （2）（231）10=（0010 0011 0001）8421BCD4. 將下列數(shù)碼分別看作自然二進(jìn)制數(shù)和8421BCD碼，求出相應(yīng)的十進(jìn)制數(shù)。（1） 10010111 （2） 0101 0110 0011（10010111）2=（151）10 （0101

18、0110 0011）2=（1379）10 （10010111）8421BCD=（97）10 （0101 0110 0011）8421BCD=（563）10五、組合邏輯電路設(shè)計(jì)題1. 某產(chǎn)品有A、B、C、D四項(xiàng)指標(biāo)。其中規(guī)定主要指標(biāo)A、B必須滿足要求，其余指標(biāo)C、D只要有一個(gè)達(dá)標(biāo)即可判定產(chǎn)品Y為合格。試設(shè)計(jì)一個(gè)邏輯電路實(shí)現(xiàn)此產(chǎn)品合格判定功能，要求：（1）列出真值表，（2）寫出輸出函數(shù)的最簡(jiǎn)與或式，（3）畫出用與非門實(shí)現(xiàn)該電路的邏輯圖。解:（1）（2） （3） B YA D C 2. 現(xiàn)有三個(gè)車間，每個(gè)車間各需10kW電力，這三個(gè)車間由兩臺(tái)發(fā)電機(jī)組供電，一臺(tái)功率為10kW，另一臺(tái)功率為20kW。三

19、個(gè)車間經(jīng)常不同時(shí)工作。試用與非門和異或門設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)各車間的工作情況，以最節(jié)約電能的方式自動(dòng)完成配電任務(wù)。解:（1）（2） （3）C Y2Y1=1=1A B 3. 用集成譯碼器74LS138和4輸入與非門實(shí)現(xiàn)表2所示真值表的邏輯功能。先寫出邏輯表達(dá)式，再畫出邏輯電路圖。 解:（1） S2S1+5V74LS138Y1S2AS2BY2Y3Y5Y6Y0Y7S1A2A1A0ABCY4（2）4. 分別用8選1數(shù)據(jù)選擇器和4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)，畫出邏輯圖。5AD0A1D5D7D1D6D4A2A0YD2D3BC0111514131210112349774LS151ST解:（1） （2）

20、4選1MUXCBA0D1A0D0D2D3A1EY5. 設(shè)計(jì)一個(gè)電路實(shí)現(xiàn)圖3所示的邏輯功能。要求：（1）列出真值表，（2）寫出函數(shù)表達(dá)式，（3）用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)電路。ABY圖3 組合邏輯電路設(shè)計(jì)題5用圖解:（1） （2） （3）BAD1A0D0D2D3A1EY4選1MUX0110六、組合邏輯電路分析題1. 試分析圖4所示電路的邏輯功能。圖4 電路分析題1用圖YA B C 解:（1） （2）（3）三人表決器電路2. 試分析圖5所示電路的邏輯功能。圖5 電路分析題2用圖111YA B 11解:（1） （2）（3）二變量同或電路3. 圖6是BCD-七段顯示譯碼/驅(qū)動(dòng)器74LS48驅(qū)動(dòng)一位數(shù)碼管的

21、連接方法。請(qǐng)問，當(dāng)輸入8421BCD碼為時(shí)，圖中發(fā)光二極管的亮滅情況如何？數(shù)碼管顯示的字形是什么？圖6 電路分析題3用圖BCD碼輸入1001174LS48七段數(shù)碼管BS2011k×7解:（1）a、b、c、d、g亮，e、f滅。顯示“3”。4. 二-十進(jìn)制譯碼器74LS42按圖7連接。請(qǐng)列出電路的真值表，說明電路的邏輯功能。圖7 電路分析題4用圖 使能輸入地址碼輸入閑置74LS42 解:由真值表可知，電路實(shí)現(xiàn)3線-8線譯碼器的邏輯功能。5. 3線-8線譯碼器74LS138構(gòu)成的電路如圖8所示，為輸入變量。試寫出輸出函數(shù)的最簡(jiǎn)與-或表達(dá)式，列出真值表，描述此電路的邏輯功能。圖8 電路分析題

22、5用圖+5V74LS138 解：（1） （2）（3）判奇電路第3章 集成觸發(fā)器一、填空題：1觸發(fā)器有 兩 個(gè)穩(wěn)定狀態(tài)，當(dāng)，時(shí)，稱為 0 態(tài)；當(dāng)，時(shí)，稱為 1 態(tài)。2基本RS觸發(fā)器有保持 、置0 、置1 功能；D觸發(fā)器有 置0 和 置1功能。3JK觸發(fā)器具有 保持 、 置0 、置1 和 翻轉(zhuǎn) 的功能。4欲使JK觸發(fā)器實(shí)現(xiàn)的功能，則輸入端J應(yīng)接 高電平，K應(yīng)接高電平。5觸發(fā)器的邏輯功能通?？捎谜嬷当?、 特性方程 、狀態(tài)轉(zhuǎn)換圖 和 工作波形圖 四種方法描述。6. 由兩個(gè)與非門組成的同步RS觸發(fā)器，在正常工作時(shí)不允許輸入S=R=1，即約束條件為SR= 0 。7. 觸發(fā)器按邏輯功能分為 RS 、 JK

23、、 D 、 T 、 T 五種類型。8. 欲將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，只需令J= K = T ，去掉JK觸發(fā)器的 置0 和 置1 兩種功能即可。二、選擇題：1由與非門組成的基本RS觸發(fā)器，不允許輸入和的變量取值組合為 A 。A. 0 0 B. 0 1 C. 1 0 D. 1 12存在空翻問題的觸發(fā)器是 B 。A. 邊沿D觸發(fā)器 B. 同步RS觸發(fā)器 C. 主從JK觸發(fā)器3僅具有“置0”“置1”功能的觸發(fā)器叫 C 。A. JK觸發(fā)器 B. RS觸發(fā)器 C. D觸發(fā)器4僅具有“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫 B 。A. JK觸發(fā)器 B. T觸發(fā)器 C. D觸發(fā)器5具有“置0”“置1“保持”和“計(jì)數(shù)翻

24、轉(zhuǎn)”功能的觸發(fā)器叫 A 。A. JK觸發(fā)器 B. D觸發(fā)器 C. T觸發(fā)器6僅具有“翻轉(zhuǎn)”功能的觸發(fā)器叫 B 。A. JK觸發(fā)器 B. T觸發(fā)器 C. D觸發(fā)器7JK觸發(fā)器用做T觸發(fā)器時(shí)，控制端J、K正確接法是 B 。A. B.JK1 C. 8D觸發(fā)器用做T觸發(fā)器時(shí)，輸入控制端D的正確接法是 B 。A. B. C. D19觸發(fā)器由門電路構(gòu)成，但它不同于門電路的功能，主要特點(diǎn)是 B 。A. 和門電路功能一樣 B. 有記憶功能 C. 沒有記憶功能10TTL型觸發(fā)器的直接置0端Rd、置1端Sd正確用法是 C 。 A. 都接高電平“1” B. 都接低電平“0” C. 邏輯符號(hào)有小圓圈時(shí)，不用時(shí)接高電平

25、“1”，沒有小圓圈時(shí)，不用時(shí)接低電平“0”11當(dāng)T觸發(fā)器的T=1時(shí)，觸發(fā)器具有 C 功能。A. 保持 B. 禁止 C. 計(jì)數(shù) D. 置位12為防止空翻，應(yīng)采用 C 結(jié)構(gòu)的觸發(fā)器。A. CMOS B. TTL C. 主從或維持阻塞13存在一次翻轉(zhuǎn)現(xiàn)象的觸發(fā)器是 C 。A. 邊沿JK或邊沿D觸發(fā)器 B. 同步RS觸發(fā)器 C. 主從JK觸發(fā)器14. 以下觸發(fā)器受輸入信號(hào)直接觸發(fā)的是 A 。A. 基本RS觸發(fā)器 B. 同步RS觸發(fā)器 C.JK觸發(fā)器15.不能用作計(jì)數(shù)器的觸發(fā)器是 A 。A. 同步RS觸發(fā)器 B. 邊沿D觸發(fā)器 C.邊沿JK觸發(fā)器16. 在CP有效時(shí)，若JK觸發(fā)器的J、K端同時(shí)輸入高電平

26、，則其次態(tài)將會(huì) D 。A. 保持 B. 置0 C. 置1 D. 翻轉(zhuǎn)17. 存在不定狀態(tài)的觸發(fā)器是 A 。A. RS觸發(fā)器 B. D觸發(fā)器 C.JK觸發(fā)器 D. T觸發(fā)器三、判斷題（正確的打，錯(cuò)誤的打×）1. 一個(gè)觸發(fā)器能夠存儲(chǔ)兩位二進(jìn)制數(shù)。（ × ）2. 觸發(fā)器有一對(duì)互補(bǔ)的輸出端。（ ）3. 五種邏輯功能的觸發(fā)器都能用作寄存器。（ ）4. 主從觸發(fā)器和邊沿觸發(fā)器克服了空翻，但它們存在一次變化現(xiàn)象。（ × ）5. 存在空翻現(xiàn)象的觸發(fā)器只能用來鎖存數(shù)據(jù)，而不能用來構(gòu)成計(jì)數(shù)器。（ ）6. 令D=JK，就能將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器。（ ）7. JK觸發(fā)器的現(xiàn)態(tài)為1，欲

27、在CP作用后次態(tài)為0，則應(yīng)使J=K=1。（ ）8. 任何時(shí)候D觸發(fā)器的輸出都與輸入相同。（ × ）9. 基本RS觸發(fā)器沒有時(shí)鐘。（ ）10. 觸發(fā)器是具有記憶功能的邏輯器件。（ ）11. 主從觸發(fā)器和邊沿觸發(fā)器都是脈沖邊沿觸發(fā)。（ ）四、畫圖題1在基本RS觸發(fā)器中，已知、的波形如圖1所示，試畫，的波形。(初態(tài))圖1 畫圖題1用圖QQ解：2在同步RS觸發(fā)器中，已知R、S的波形如圖2所示，試畫，的波形。(初態(tài))解：圖2 畫圖題2用圖QQ3已知D鎖存器有輸入波形如圖3所示，試畫出其Q端的波形（設(shè)觸發(fā)器初態(tài)為Q=0）。 圖3 畫圖題3用圖CPDQ解：4畫出兩種JK觸發(fā)器的邏輯符號(hào)：（略）(1

28、) CP脈沖上升沿觸發(fā)有效；（2）CP脈沖下降沿觸發(fā)有效。5若JK觸發(fā)器初態(tài)為0，試根據(jù)圖4中CP、J、K端波形畫出，的波形。6已知CP，D和T的輸入波形如圖5，試畫出其相應(yīng)的輸出波形。設(shè)初態(tài)。7. 在圖6（a）所示電路中，加入圖6（b）所示的輸入波形，試畫出其Q端波形，設(shè)觸發(fā)器初態(tài)為Q=0。8如圖7各觸發(fā)器，可設(shè)其初態(tài)為或。試分別畫出各電路對(duì)應(yīng)4個(gè)CP脈沖作用下的輸出端的波形。解：圖4 畫圖題5用圖上升沿觸發(fā)下降沿觸發(fā)QQQQ解：圖5 畫圖題6用圖QQ解：Q(a)ID QCI &XCPCPX(b)圖6 畫圖題7用圖QD=XQCP IJCIIK CPIJCIIK圖7 畫圖題8用圖（a）

29、（b）（c）（d）IJCIIK CPCIID CPCP Q （c）CP Q （a）CP Q=0 （b）CP Q （d）解： 9如圖8所示為兩個(gè)D觸發(fā)器構(gòu)成的時(shí)序電路。設(shè)第0個(gè)CP即初始狀態(tài)時(shí)，試畫出在4個(gè)CP脈沖作用下、端的波形，列出輸出組合對(duì)應(yīng)輸入CP脈沖順序的真值表。Q0 Q1 CPIDCIIDCI圖8 畫圖題9用圖D0=Q1，D1=Q0解： CPQ0 Q1 波形圖狀態(tài)圖00Q1Q0011011第4章 時(shí)序邏輯電路一、填空題1. 對(duì)于時(shí)序邏輯電路來說，某一時(shí)刻電路的輸出不僅取決于當(dāng)時(shí)的 輸入狀態(tài) ，而且還取決于電路 原來的狀態(tài) 。所以時(shí)序電路具有 記憶 性。2. 計(jì)數(shù)器的主要用途是對(duì)脈沖進(jìn)

30、行計(jì)數(shù)，也可以用作 分頻和定時(shí)等。3. 用n個(gè)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器計(jì)數(shù)容量最多可為2n-1。4. 計(jì)數(shù)器按計(jì)數(shù)進(jìn)位制，常用的有二進(jìn)制、十進(jìn)制計(jì)數(shù)器。5. 用來累計(jì)和寄存輸入脈沖數(shù)目的部件稱為計(jì)數(shù)器。6. 寄存器可分成數(shù)碼寄存器和移位 寄存器。7. 4位移位寄存器經(jīng)過4 個(gè)CP脈沖后，4位數(shù)碼恰好全部移入寄存器，再經(jīng)過 4 個(gè)CP脈沖，可以得4位串行輸出。8. 寄存器主要用來暫時(shí)存放數(shù)碼或信息，是一種常用的時(shí)序邏輯部件。9. 一個(gè)觸發(fā)器可以構(gòu)成1位二進(jìn)制計(jì)數(shù)器，它有2種工作狀態(tài)，若需要表示n位二進(jìn)制數(shù)，則需要n個(gè)觸發(fā)器。10. 在計(jì)數(shù)器中，若觸發(fā)器的時(shí)鐘脈沖不是同一個(gè)，各觸發(fā)器狀態(tài)的更新有先

31、有后，則這種計(jì)數(shù)器稱為異步計(jì)數(shù)器。11. 在計(jì)數(shù)器中，當(dāng)計(jì)數(shù)脈沖輸入時(shí)，所有觸發(fā)器同時(shí)翻轉(zhuǎn)，即各觸發(fā)器狀態(tài)的改變是同時(shí)進(jìn)行的，這種計(jì)數(shù)器稱為同步計(jì)數(shù)器。二、選擇題1. 一個(gè)4位二進(jìn)制加法計(jì)數(shù)器起始狀態(tài)為1001，當(dāng)接到4個(gè)脈沖時(shí)，觸發(fā)器狀態(tài)為C 。A. 0011 B. 0100 C. 1101 D. 11002. 構(gòu)成計(jì)數(shù)器的基本單元是C。A. 與非門B. 或非門C. 觸發(fā)器D. 放大器3. 某計(jì)數(shù)器在計(jì)數(shù)過程中，當(dāng)計(jì)數(shù)器從111狀態(tài)變?yōu)?00狀態(tài)時(shí)，產(chǎn)生進(jìn)位信號(hào)，此計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度是A。A. 8 B. 7 C. 6 D. 34. 4個(gè)觸發(fā)器可以構(gòu)成C 位二進(jìn)制計(jì)數(shù)器。A. 6位 B. 5位

32、C. 4位 D. 3位5. 4位二進(jìn)制計(jì)數(shù)器有C計(jì)數(shù)狀態(tài)。A. 4個(gè) B. 8個(gè) C.16個(gè) D. 32個(gè)6. 一位8421BCD碼十進(jìn)制計(jì)數(shù)器至少需要B個(gè)觸發(fā)器。A. 3個(gè) B. 4個(gè) C. 5個(gè) D. 6個(gè)7. 要組成六進(jìn)制計(jì)數(shù)器，至少應(yīng)有 A 個(gè)觸發(fā)器。A. 3個(gè) B. 4個(gè) C. 5個(gè) D. 6個(gè)8. 寄存器由 C 組成。A. 門電路 B. 觸發(fā)器 C. 觸發(fā)器和具有控制作用的門電路。9. 移位寄存器工作于并入并出方式，則信息的存取與時(shí)鐘脈沖CP A 關(guān)。A. 有 B. 無 C. 時(shí)有時(shí)無10. 一個(gè)4位二進(jìn)制加法計(jì)數(shù)器初始狀態(tài)為0000，經(jīng)過2008次CP觸發(fā)后它的狀態(tài)將變?yōu)?C 。

33、A. 0000 B. 0110 C. 1000 D. 100111. 利用M進(jìn)制計(jì)數(shù)器構(gòu)成N（NM）進(jìn)制計(jì)數(shù)器，異步清0法或異步置0法用于產(chǎn)生清0或置0信號(hào)的狀態(tài)是 C ；同步清0法或同步置0法用于產(chǎn)生清0或置0信號(hào)的狀態(tài)是 A 。A. SN-1 B. SN-2 C. SN D. SN+1圖1 選擇題12用圖CPQ0Q1Q212. 分析圖1所示計(jì)數(shù)器的波形圖，可知它是 B 進(jìn)制計(jì)數(shù)器。A. 二進(jìn)制計(jì)數(shù)器 B. 五進(jìn)制計(jì)數(shù)器C. 六進(jìn)制計(jì)數(shù)器D. 十進(jìn)制計(jì)數(shù)器三、判斷題（正確的打，錯(cuò)誤的打×）1. 構(gòu)成計(jì)數(shù)器電路的器件必須具有記憶功能。（ ）2. 8421碼十進(jìn)制加法計(jì)數(shù)器處于1001

34、狀態(tài)時(shí)，應(yīng)準(zhǔn)備向高位發(fā)進(jìn)位信號(hào)。（ ）3. 計(jì)數(shù)器是執(zhí)行連續(xù)加1操作的邏輯電路。（ × ）4. 按照計(jì)數(shù)器在計(jì)數(shù)過程中觸發(fā)器翻轉(zhuǎn)次序，把計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。（ ）5. 異步加法計(jì)數(shù)器應(yīng)將低位的Q端與高位的CP端相連接。（ × ）6. 寄存器只能用邊沿觸發(fā)的D觸發(fā)器構(gòu)成。（× ）7. 寄存器存儲(chǔ)輸入二進(jìn)制數(shù)碼或信息時(shí)，是按寄存指令要求進(jìn)行的。（ ）8. 計(jì)數(shù)器和寄存器是簡(jiǎn)單而又常用的組合邏輯器件。（ × ）9. 單拍接收數(shù)據(jù)寄存器不需清零，當(dāng)接收脈沖到來時(shí)即可將數(shù)碼存入。（ ）10. 移位寄存器只能串行輸入數(shù)據(jù)。（ ×）11. 十進(jìn)

35、制計(jì)數(shù)器有十個(gè)觸發(fā)器組成。（ × ）12. n位二進(jìn)制計(jì)數(shù)器，最后一個(gè)觸發(fā)器輸出脈沖的頻率將降為輸入計(jì)數(shù)脈沖頻率的。（ ）13. 四位觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器，其模值最大為15。（ × ）四、綜合分析題1. 試畫出由D觸發(fā)器組成的四位右移寄存器邏輯圖，設(shè)輸入的4位二進(jìn)制數(shù)碼為1101，畫出移位寄存器的工作波形。解：1101110567812341CP DSR Q3Q2Q1Q01011011010000000001101 2. 在圖2所示的邏輯電路中，試畫出Q1和Q2端的波形，時(shí)鐘脈沖的波形CP如圖所示。設(shè)初始狀態(tài)Q1=Q2=0。圖2 綜合題2用圖 解：1234CPQ1Q23

36、. 根據(jù)圖3所示的邏輯圖及相應(yīng)的CP、和D的波形，試畫出Q1端和Q2端的輸出波形，設(shè)初始狀態(tài)Q1=Q2=0。圖3 綜合題3用圖 解：CP12345Q1Q2DRD4. 電路如圖4所示，試畫出Q1和Q2的波形。設(shè)兩個(gè)觸發(fā)器的初始狀態(tài)均為0。圖4 綜合題4用圖1234CPQ2Q1解：圖5 綜合題5用圖5. 圖5是一個(gè)自循環(huán)移位寄存器邏輯圖，觸發(fā)器初始狀態(tài)為100，在CP端連續(xù)輸入6個(gè)時(shí)鐘脈沖，用表格形式列出在6個(gè)時(shí)鐘脈沖作用下3個(gè)觸發(fā)器的狀態(tài)變化。解:或圖6 綜合題6用圖6. 電路如圖6所示。設(shè)QA=1，紅燈亮；QB=1，綠燈亮；QC=1，黃燈亮。試分析該電路，說明三組彩燈點(diǎn)亮的順序。初始狀態(tài)三個(gè)觸

37、發(fā)器的Q端均為0。解:由狀態(tài)表可知，此三組彩燈點(diǎn)亮的順序?yàn)椋杭t燈亮-綠燈亮-黃燈亮-全亮-全滅再依次循環(huán)。圖7 綜合題7用圖7. 4位二進(jìn)制計(jì)數(shù)器74LS161的邏輯符號(hào)如圖7所示。請(qǐng)用74LS161組成五進(jìn)制計(jì)數(shù)器。（1）用異步清零法。（2）用同步置數(shù)法。解:異步清零法11同步置數(shù)法118. 分析圖8中集成芯片74LS161構(gòu)成幾進(jìn)制計(jì)數(shù)器。要求：畫出狀態(tài)轉(zhuǎn)換圖。74LS161的功能表見于表4.3.6中。答：圖8中集成芯片74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器圖8 綜合題8用圖CP計(jì)數(shù)脈沖1 1Q2Q1Q0Q3Q2Q1Q0Q3ETEP0 1 1 0174LS161COD3D2D0D110001101

38、101100111111001111Q3Q2Q1Q011001011100110109. 74LS194連成圖9所示電路。先清0，再使M1M0=01。在時(shí)鐘脈沖的作用下，電路的狀態(tài)如何變換？列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖，說明該電路為摸幾計(jì)數(shù)器。圖9 綜合題9用圖16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 VCC74LS194 CPM1Q3Q0Q1Q2M0 DSRD0D1D2D3DSLGND1 答：該電路為模8計(jì)數(shù)器。狀態(tài)表與狀態(tài)圖如下：001111100000000111001000Q3Q2Q1Q011110111第5章 脈沖波形的產(chǎn)生與變換一、填空題1.

39、555定時(shí)器型號(hào)的最后數(shù)碼為555的是 TTL 產(chǎn)品，為7555的是 CMOS 產(chǎn)品。2. 施密特觸發(fā)器具有 回差 現(xiàn)象，又稱 滯回 特性。3. 單穩(wěn)態(tài)觸發(fā)器最重要的參數(shù)為 脈沖寬度 ；多諧振蕩器最重要的參數(shù)為 振蕩周期 。4. 常見的脈沖產(chǎn)生電路有 多諧振蕩器 ，常見的脈沖整形電路有 單穩(wěn)態(tài)觸發(fā)器 、 施密特觸發(fā)器 。5. 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 石英晶體 振蕩器。6. 單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 暫穩(wěn) 態(tài)。7. 施密特觸發(fā)器有 兩 個(gè)穩(wěn)態(tài)，單穩(wěn)態(tài)觸發(fā)器有 一 個(gè)穩(wěn)態(tài)，多諧振蕩器有零 個(gè)穩(wěn)態(tài)。8. 單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度由 定時(shí)元件參數(shù) 決定；而施密特觸發(fā)器輸出脈沖寬度由 輸入信

40、號(hào) 決定。9. 施密特觸發(fā)器只有當(dāng)輸入信號(hào)電平處于 回差 范圍之內(nèi)時(shí)，電路才保持前一狀態(tài)。10. 施密特觸發(fā)器的主要用途有 波形變換 、整形 、脈沖幅度鑒別 、構(gòu)成多諧振蕩器 等。二、 選擇題1. 脈沖整形電路有 B、C 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.555定時(shí)器2. 多諧振蕩器可產(chǎn)生 B 。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波3. 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 C 。A.速度高 B.電路簡(jiǎn)單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭4. TTL單定時(shí)器型號(hào)的最后幾位數(shù)字為 A 。A.555 B.556 C.7555 D.75565. 555定時(shí)器不可以

41、組成 D 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.JK觸發(fā)器6. 以下各電路中，可以用于定時(shí)的是 B 。 A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器7. 用555定時(shí)器組成施密特觸發(fā)器，當(dāng)電壓控制端CO外接10V電壓時(shí)，回差電壓為 B 。A. 3.33V B. 5V C. 6.66V D. 10V8.欲將三角波、正弦波等變換為同頻率的矩形波，應(yīng)選用 C 。A. 555定時(shí)器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.多諧振蕩器9. 555定時(shí)器的直接置0端不用時(shí)，一般與 D 相連。A.閾值輸入端 B.觸發(fā)輸入端 C.地 D.電源正端10. 單穩(wěn)態(tài)

42、觸發(fā)器不能 D 。A.定時(shí) B.延時(shí) C.整形 D.計(jì)數(shù)11. 屬于無穩(wěn)態(tài)電路的是 A 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.基本RS觸發(fā)器12. 有兩個(gè)觸發(fā)電平的電路是 C 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.簡(jiǎn)單電壓比較器三、判斷題（正確的打，錯(cuò)誤的打×）1. 施密特觸發(fā)器可用于將三角波變換成正弦波。（ × ）2. 施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（ ）3. 多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（ ）4. 石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（ × ）5. 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬

43、度成正比。（ × ）6. 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間用tW表示，與電路中RC成正比。（ ）7. 施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（ ）8. 555定時(shí)器的輸入端、時(shí)，輸出端置1，開關(guān)管導(dǎo)通。（ × ）9. 廣義地說，凡不連續(xù)的非正弦電壓、電流都可以稱為脈沖信號(hào)。（ ）10. 555定時(shí)器的電壓控制端CO不用時(shí)，通常將它直接接地。（ × ）11. 在單穩(wěn)和無穩(wěn)電路中，由暫穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)狀態(tài)，其“觸發(fā)”信號(hào)是由電路內(nèi)部電容充（放）電提供的，因此無須外加觸發(fā)脈沖。（ ）12. 單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器均無須外加觸發(fā)信號(hào)就能自動(dòng)轉(zhuǎn)換狀態(tài)。（ × ）13. 單穩(wěn)態(tài)電路輸入觸發(fā)脈沖的持續(xù)時(shí)間應(yīng)大于暫穩(wěn)態(tài)的維持時(shí)間。（ × ）四、簡(jiǎn)答題1. 555定時(shí)器由哪幾部分組成？各部分功能是什么？(略)2. 多