計(jì)算機(jī)組成原理復(fù)習(xí)題(含答案)

1、計(jì)算機(jī)組成原理復(fù)習(xí)題（含答案）10道選擇題，共20分一 名詞解釋（5*3=15分）1. 總線總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。2. 系統(tǒng)總線系統(tǒng)總線指CPU,主存，I/O各大部件之間的信息傳輸線，按系統(tǒng)總線傳輸信息的不同，分為數(shù)據(jù)總線，地址總線，控制總線。3. 總線判優(yōu)主要解決在多個(gè)主設(shè)備在申請(qǐng)占用總線時(shí)，由總線控制器仲裁出優(yōu)先級(jí)別最高的設(shè)備， 允許其占用總線。4. 機(jī)器字長(zhǎng)機(jī)器字長(zhǎng)是指CPU 一次能處理數(shù)據(jù)的位數(shù)，通常與 CPU寄存器位數(shù)有關(guān)。5. 周期挪用周期挪用:DMA方式屮山DMA接口向CPUffWi'i用總繪 占用個(gè)存取周期.6. 向量地址向量地址是硬件

2、電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存中斷向量表表項(xiàng)地址編號(hào)。7. 多重中斷多重中斷是CPU在處理中斷的過(guò)程中，又出現(xiàn)了新的中斷請(qǐng)求，此時(shí)若 CPU暫?，F(xiàn)行 的中斷處理，轉(zhuǎn)去處理新的中斷請(qǐng)求，即多重中斷。8. 硬件向量法硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址。9. 中斷隱指令及功能中斷隱指令是指在機(jī)器指令系統(tǒng)中沒(méi)有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令。功能：保護(hù)程序斷點(diǎn)尋找中斷服務(wù)程序的入口地址關(guān)中斷10. 系統(tǒng)的并行性所謂并行性包含同時(shí)性和并發(fā)性。同時(shí)性是指兩個(gè)或兩個(gè)以上的事件在同一時(shí)刻發(fā)生， 并發(fā)性是指兩個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。即在

3、同一時(shí)刻或同一時(shí)間段內(nèi)完成兩個(gè)或兩個(gè)以上性質(zhì)相同或性質(zhì)不同的功能，只要在時(shí)間上存在相互重疊，就存在并行性。11. 間接尋址倘若指令字中的形式地址不直接指出操作數(shù)的地址，而是指出操作數(shù)有效地址所在的存儲(chǔ)單元地址，也就是說(shuō)，有效地址是由形式地址間接提供的，即為間接尋址，即EA=（A ）。12. 基址尋址基址尋址需設(shè)有基址寄存器 BR，其操作數(shù)的有效地址 EA等于指令字中的形式地址與 基址寄存器中的內(nèi)容（稱為基地址）相加，即EA=A+ （ BR）。13. 流水線中的多發(fā)技術(shù)設(shè)法在一個(gè)時(shí)鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)，產(chǎn)生更多條指令的結(jié)果。14. 指令字長(zhǎng)指令字長(zhǎng)即指機(jī)器指令中含二進(jìn)制代碼的總位數(shù)。 廠

4、/ : Z''4z PLP 一卜卜卜：丿八15. 存儲(chǔ)器帶寬每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。16. 快速緩沖存儲(chǔ)器快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將 CPU最近期需用的信息從主存調(diào)入緩存，這樣 CPU每 次只 須訪問(wèn)快速緩存就可達(dá)到訪問(wèn)主存的目的，從而提高了訪存速度。17. 刷新動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，電容上的電荷要放電，信息即丟失。為了維 持所存信息，需要在一定時(shí)間內(nèi)將所存信息讀出在重新寫(xiě)入，這一過(guò)程稱作刷新，刷新 是一行一行進(jìn)行的，由 CPU自動(dòng)完成。18. 単重分組跳躍進(jìn)位單重分組跳躍進(jìn)位就是將 n

5、位全加器分成若干小組，小組內(nèi)的進(jìn)位同時(shí)產(chǎn)生，小組與小 組之間采用串行進(jìn)位，這種進(jìn)位又有組內(nèi)并行、組間串行之稱。19. 雙重分組跳躍進(jìn)位雙重分組跳躍進(jìn)位就是將 n位全加器分成若干大組，每個(gè)大組中又包含若干小組，而每 個(gè)大組內(nèi)所包含的各個(gè)小組的最高進(jìn)位是同時(shí)產(chǎn)生的，大組與大組間采用串行進(jìn)位。20. 進(jìn)位鏈傳遞進(jìn)位的邏輯電路。21. 超流水線超流水線技術(shù)是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來(lái)流水線的速度，在一個(gè)時(shí)鐘周期內(nèi)一個(gè)功能部件被使用多次。22. 指令流水指令流水是指將一條指令的執(zhí)行過(guò)程分為 n個(gè)操作時(shí)間大致相等的階段， 每個(gè)階段由一 個(gè)獨(dú)立的功能部件來(lái)完成， 這樣

6、n個(gè)部件就可以同時(shí)執(zhí)行 n條指令的不同階段，從而大 大提高CPU的吞吐率。23. 水平型微指令答；水平削微指令的特點(diǎn)是一次能定義并執(zhí)行多傘并行撫作的微命令*從編碼方式看，宜接編碼、字 段直接編科字段間接編碼以及白接和7段泯介編碼都屬水平世徹指會(huì)a HJl臣接編碣速度最快，字 段編硏要經(jīng)過(guò)譯碼，故速浚受影響。24. 微程序控制采用與存儲(chǔ)程序類似的方法來(lái)解決微操作命令序列的形成，將一條機(jī)器指令編寫(xiě)成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。25. 字段直接編碼直按編碼：在犠描令的操件控制字段中.每一位代龍一個(gè)徴命專，這種編碼方忒即為直接編碼方式。26. 微操作命

7、令和微操作微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。二解答（5*4=20分，第六章三道題，其他兩道題）1.總線通信控制有幾種方式，簡(jiǎn)要說(shuō)明各自的特點(diǎn)。（P59）£總線通信控制有幾種怙 簡(jiǎn)要說(shuō)期各自的特點(diǎn)。4分同步通信通信収方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳S （1分）H步通信£采用應(yīng)答號(hào)武逋信，“分）半同步通信統(tǒng)一時(shí)忡，可插入等待信號(hào)d分）分禽式通信；都是主設(shè)備.充分發(fā)揮總線的有效占用B （1分）2完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。7.完整的總紐札輸周期包殆即幾個(gè)階亞7筒要敘迷粹牛階段的1一忡（4；»總踐在完成一撫傳輸

8、崗期時(shí)，可分為也個(gè)前段=申請(qǐng)分配階段：中需耍便用總統(tǒng)前主模塊（或主設(shè)備提出申請(qǐng)經(jīng)熄綾忡裁機(jī)構(gòu)決定下一持輸周期的總賤樓用機(jī)援于 某一申諸神；1分）尋址階段：取得了便用權(quán)的主模塊.贈(zèng)過(guò)總蜒發(fā)出本次撲算訪問(wèn)的從模塊或從設(shè)備' 的存碑地址或設(shè)備地址及有關(guān)侖 令，說(shuō)動(dòng)鑫與木氏傳輸?shù)膹哪K：仃升、傳數(shù)階總主模塊和從褪規(guī)進(jìn)行叢拯交惋數(shù)拯曲源按塊發(fā)岀經(jīng)整鄴感釀流入目的槌塊；門(mén)分皓就階段：主模塊的有關(guān)信息均從系統(tǒng)總戟上撤除.ii：出總鏡使用權(quán)"（15>>3同步通信與異步通信的主要區(qū)別是什么？說(shuō)明通信雙方如何聯(lián)絡(luò)。同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的

9、時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒(méi)有公共時(shí)鐘，沒(méi)有固定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡(jiǎn)單的制約關(guān)系；全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。4.6以I/O設(shè)備的中斷赴埋過(guò)程為例，悅明一次程序中斷時(shí)全過(guò)程帖分）一次程序中斷人致可分為五個(gè)階段中騎請(qǐng)求，中斷判優(yōu)，中斷響應(yīng)'中斷服務(wù)，中斷返回5. DMA 接口主要由哪些部件組成？在數(shù)據(jù)交換過(guò)程中它應(yīng)完成哪些功能？畫(huà)出DMA工作過(guò)程的流程圖（不包括預(yù)處理和后處理）答：DMA接口主要由數(shù)據(jù)緩沖

10、寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過(guò)程中，DMA接口的功能有：（1）向CPU提出總線請(qǐng)求信號(hào)；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號(hào)后，接管對(duì)總線的控制（3）向存儲(chǔ)器發(fā)地址信號(hào)（并能自動(dòng)修改地址指針）；（4）向存儲(chǔ)器發(fā)讀/寫(xiě)等控制信號(hào)，進(jìn)行數(shù)據(jù)傳送；（5） 修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)DMA結(jié)束 信號(hào)，向CPU申請(qǐng)程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。畫(huà)出DMA方式接口電路的基木組鍛框|紐 并說(shuō)明耳匸件過(guò)程（以輸入設(shè)備為例九6.DMAWi曜DA£ K>HLDAFCj AR J-l |血出俏號(hào)>|

11、wc | I 1DMA ft口 |A地址域1 以貌拒輸入為甥其傑探邢:如下：（4i» 從設(shè)各讀入一個(gè)宇到DMA的獨(dú)據(jù)製沖邂布春弗中，家示敎站爰沖帶frSSMTI/O設(shè)備是面向字箝的則按謨?nèi)胍粋€(gè)學(xué)節(jié)*機(jī)裝慮f字）： 訕備向DMA接口肚請(qǐng)宏（DREQ）:OMA按口向CPU申請(qǐng)總拔控制權(quán)（HRQ>s®CPU發(fā)凰HLDA佶*老示允許將垃綾控制權(quán)交洽OMA接口' 將DMA主存地址帶存卩的壬存地址展地址總疑： 通知覽備已被授節(jié)DMAM期SACKh并為交換下八個(gè)字做淮執(zhí)伽 DM代撿抵緩沖帰心蠱的內(nèi)客送獨(dú)摞總戰(zhàn)；慣晞令存昭需柞弓操刑： 惓改圭存胞址利字il Mt 判斷數(shù)誓塊是

12、否檜送姑束，齊未蚪來(lái)，灘續(xù)怙送i若己第JK,（字訃fltflhft出人別向cpu申請(qǐng)程序屮斷，標(biāo)居粧據(jù) 塊傳送姑觀.7.斗儲(chǔ)燒期桎甲査詢方式與1 "曲方式毎口的制M =爍 程序査洶方式，數(shù)據(jù)祖CPU刑外陶設(shè)備之阿的植送完全靠訃算機(jī)程悴控制，憂點(diǎn)是旄仲端拘比較簡(jiǎn)嘰 映譏覽CPU 效爭(zhēng)氐中斷方式呈外甬設(shè)需用來(lái)哇肘通知CPU,淮#輸凡槍出的一帥方洗.它節(jié)CPU時(shí)問(wèn).但拠什結(jié)構(gòu)相對(duì)豆雜8為什么外圍設(shè)備要通過(guò)接口與CPU相連？接口有那些功能？（1） 一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號(hào)（地址），通過(guò)接口可實(shí)現(xiàn)對(duì) 設(shè)備的選擇。（2） I/O設(shè)備種類繁多，速度不一，與CPU速度相差可能很大

13、，通過(guò)接口可實(shí)現(xiàn)數(shù)據(jù)緩沖，達(dá)到速度匹配。（3） I/O設(shè)備可能串行傳送數(shù)據(jù)，而 CPU 一般并行傳送，通過(guò)接口可實(shí)現(xiàn)數(shù)據(jù)串并 格式轉(zhuǎn)換。（4） I/O設(shè)備的入/出電平可能與 CPU的入/出電平不同，通過(guò)接口可實(shí)現(xiàn)電平轉(zhuǎn)換。（5） CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號(hào)，通過(guò)接口可傳送控 制命令。（6） I/O設(shè)備需將其工作狀況（“忙”、“就緒”、“錯(cuò)誤”、“中斷請(qǐng)求”等）及 時(shí)報(bào)告CPU，通過(guò)接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢。接口應(yīng)具有選址的功能、傳送命令的功能、反映設(shè)備狀態(tài)的功能以及傳送數(shù)據(jù)的功能。9.13.1. ft DMA方式中，燈U和DMAU分時(shí)便H主存

14、有兒種方法？簡(jiǎn)鑒說(shuō)明之-分 f門(mén)停止CPU訪問(wèn)主存這種方5XDMA在傳送一批數(shù)據(jù)時(shí).戮占上存.CPU MT 地址続r數(shù)據(jù)線和有關(guān)控制級(jí)的便用權(quán).在一批數(shù)據(jù)傳送完畢Jd，DMA接口才把總線的控 制權(quán)交回給CPUn顯然，這種方法在DMA傳送過(guò)程中，CPU基本處于不工柞狀態(tài)或保持 原狀態(tài)=（2）周捌挪用.這種方?Z CPU按程序的翌求訪問(wèn)史存，-H I/O設(shè)備有DMA請(qǐng)求、 処JrfjlAJ設(shè)備挪川一牛存取周期“此時(shí)CPU nJ完成仃身的操作，但姿槨止訪存*顯然這種 方匯既實(shí)現(xiàn)了 LO宿送乂較好地發(fā)澤了主存和匸PU的效率是一種廠狂采用的方敢=（3）DMA與fPU殳警訪存這種方袪適J CPU的T作周期

15、比丄存的存取周期長(zhǎng)的悄況.如CTU的T作周擁大于上存周期的兩倍，則毎個(gè)CPU周期的上半周期專供DMA接 口詁存,卜半周期號(hào)供CRU訪存.這種空替訪問(wèn)方式可便DMA傳送剃CPU工作效率屋高, 但相W的碩件邏輯更復(fù)菇.亠 V10.假設(shè)CPU在中斷周期用堆桟保存程庠斷點(diǎn)，【血且進(jìn)棧時(shí)指怦減h岀找時(shí)粉加1. 寫(xiě)出紐合邏輯捽制在完誠(chéng)屮斷返冋指令時(shí)，取指階胃和執(zhí)行階段術(shù)需的全部微找柞 命令及節(jié)拍安排假躱堆探Ml作星先駅!N出作擡先碳救疳改堆找科 th（B憲成屮斷ig初指刑汴這悔控at的*偉命令及節(jié)拉安1 “分】r0 PC-*MAR. IR斤 MtMARiMDR* （PCL I -PCF： MDR*IR-

16、OPiIRT? SPMAR* l-»R斤 M（MAR）MDR門(mén) MDRPC朽Pi : 711.ULCPU包站哪幾牛工作周期？每個(gè)【用周期的那用建什么。（4分）答取描周期擔(dān)為了取描令1分）間址周朗是為了取有效地址（I分）執(zhí)行周期雄為了取操杵數(shù)門(mén)分）中斷周期是肯了保存程序斷點(diǎn)（I分12能不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還 與數(shù)據(jù)通路結(jié)構(gòu)、時(shí)序分配方案、ALU運(yùn)算能力、指令功能強(qiáng)弱等多種因素有關(guān)，要看綜合效果。13.8.1®T.X用島迪芯汗外，從訃舜機(jī)的祥個(gè)f系嫌的兄匪分析，ffilH 6種以I

17、;含&種）提島整機(jī)速殳的用酒：苗骨 種對(duì)仔粘需，采用扁連芯片計(jì)對(duì)存粘需，可以采用主倫釈的設(shè)訃和管紐提島耀機(jī)的速度針對(duì)仆儲(chǔ)蘇，可U采用隘體井行仙構(gòu)捉咼整機(jī)的速屋，針對(duì)控W，可現(xiàn)通過(guò)折令詵水設(shè)訃技術(shù)捉商整機(jī)的速?gòu)B：針對(duì)控可以通過(guò)超標(biāo)呈設(shè)計(jì)技盤(pán)扭高愜機(jī)的述度：針對(duì)運(yùn)算罟，可以對(duì)運(yùn)算方法加以改進(jìn)”也兩也乘.我用快述進(jìn)碰璉：針對(duì)I/O.系統(tǒng)”可以運(yùn)HI DMA不巾斷現(xiàn)行程序，捉舄DM的效申.14. 指出零的表示是唯一形式的機(jī)器數(shù)，并寫(xiě)出其二進(jìn)制代碼（機(jī)器數(shù)字長(zhǎng)自定）補(bǔ)碼 0.0000000 移碼r ooooooo15. 13.已知：兩浮點(diǎn)數(shù)K-0Jl0|x21Ot y-O.IOIlx201 求:

18、x + y13x> y在機(jī)需屮以補(bǔ)碼表示為耶嚴(yán) DOD; 00.1101yjtl- 00,01; 00.1011 對(duì)階山=DJ*r Jh =00,10+11,1100,01即Aj=】,表乎y的階碼L匕X的階碼小1闔此將y的庫(kù)數(shù)商右移I也.階碼相應(yīng)加腳 yJrwjo； W.010I這時(shí)y；卜的階碼與小的階碼相等，階差均山 表示對(duì)階完畢" 求和00.1L0Jf龜 F*+ ihoiol（rfr01,0010佩+虧命即k+y卄-00,10; OLOO10 右規(guī)運(yùn)算結(jié)果兩符號(hào)位不等，表示尾數(shù)之利絕對(duì)值大于I，綺右規(guī)，即將毘數(shù)上和向右穆I檢， 階碼軸山故樹(shù)x+yjik =00】； 00-1

19、001則 x+y = 0.100 x21T16.設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位），若 A = +15，B = +24，求A-B補(bǔ)并還原成真值1 A =+15 = *000111b B =+24 = -4）011000（1 分）:、A -0,00011 lh Blh-0,0011000 *BJ - IJ101000 （1 分） 則 | A”B補(bǔ)=A補(bǔ) + 卜 B補(bǔ)=0,0001111+1,11010001,11 foi l I（1分）（1分（1分）二A-Bj>h = i;i non 1 故 A-B = -OOOIOO =-913.17.例 6.12已知A=-1V16, B=-7/16,求

20、A+曰補(bǔ)解 r A=-11 /16=-0* 1011 ,B=-7/16=0.0111A補(bǔ) 9.0101 8補(bǔ)=1.1001 所以A-B補(bǔ)二0.111018.P241 例題 6.15柞：V x- 0.1011 T v + -0.01111« T 16ixh oaioii, yj oo.oiii則Mn *lyU 00】 0111推 f'V V 紹仃 oTI.ooio此時(shí)，符號(hào)禮為呷1J表示溢出丫又因第一位符號(hào)位為表示結(jié)杲的真正符號(hào)，故FI”表示證溢出"（2分）19.設(shè)浮點(diǎn)數(shù)字長(zhǎng)為32位，欲表示 均萬(wàn)間的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾

21、數(shù)各取幾位？按這樣分配，該浮點(diǎn)數(shù)溢出的條件是什 么？解：若要保證數(shù)的最大精度，應(yīng)取階碼的基值=2。若要表示於萬(wàn)間的十進(jìn)制數(shù)，由于 32768（ 215） 6萬(wàn)65536（ 216），貝V：階碼 除階符外還應(yīng)取5位（向上取2的冪）。故：尾數(shù)位數(shù)=32-1-1-5=25位25 （ 32）該浮點(diǎn)數(shù)格式如下：階符（1位）階碼（5位）數(shù)符（1位）尾數(shù)（25位）按此格式，該浮點(diǎn)數(shù)上溢的條件為：階碼2520.設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），設(shè) A=9/64 , B=-13/32，計(jì)算AB補(bǔ)，并還原成真值。答：A+B補(bǔ)=1.1011110, A+B =（-17/64）A-B補(bǔ)=1.1000110, A-B

22、 =（35/64）21.”在計(jì)算機(jī)中，原碼和反碼不能表示-1 “這種說(shuō)法是否正確，為什么?1. （2分）答：“在計(jì)笄機(jī)中，氐碼和反碼不能表示-1。"這種說(shuō)法是錯(cuò)觀的。因?yàn)閷?duì)于幣數(shù)而汛 這種說(shuō)法不咸立.假設(shè)機(jī)器庁長(zhǎng)為囂位（含1位符號(hào)位. A整數(shù)定點(diǎn)機(jī)中*卜1原-1,0000001 J補(bǔ)-1JIIU11卜I反-1,1111110.在小數(shù)定+機(jī)小,1的原碼和反碼不能表示，W-l補(bǔ)=1.0000000 o22. 影響流水線性能的因素主要反映在哪些方面？影響流水線性能的因素主要反映在兩方面：訪存沖突和相關(guān)問(wèn)題。 訪存沖突：取指令、取操作數(shù)和存結(jié)果都要訪問(wèn)存儲(chǔ)器，若在某一時(shí)間，前后流水 的若干條

23、指令同時(shí)訪存，則產(chǎn)生訪存沖突。 相關(guān)問(wèn)題：指程序的相近指令之間出現(xiàn)某種關(guān)聯(lián)，使指令流水線出現(xiàn)停頓。例如： 當(dāng)下一條指令需用前一條指令的結(jié)果時(shí)，必須待前面的指令流出流水線后才能執(zhí)行，包 括控制相關(guān)和數(shù)據(jù)相關(guān)。23. 什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系？CPU每取出并執(zhí)行一條指令所需的全部時(shí)間叫指令周期；機(jī)器周期是在同步控制的 機(jī)器中，執(zhí)行指令周期中一步相對(duì)完整的操作（指令步）所需時(shí)間，通常安排機(jī)器周期 長(zhǎng)度=主存周期；時(shí)鐘周期是指計(jì)算機(jī)主時(shí)鐘的周期時(shí)間，它是計(jì)算機(jī)運(yùn)行時(shí)最基本的 時(shí)序單位，對(duì)應(yīng)完成一個(gè)微操作所需時(shí)間，通常時(shí)鐘周期=計(jì)算機(jī)主頻的倒數(shù)。24. 試比較同步控制，異步控制和

24、聯(lián)合控制的區(qū)別。同步控制是指任何一條指令或指令中任何一個(gè)微操作的執(zhí)行都是事先確定的，并且都受同一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制的方式。異步控制無(wú)基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專門(mén)的應(yīng)答線路控制， 即控制單元發(fā)出執(zhí)行某一微操作的控制信號(hào)后，等待執(zhí)行部件 完成了該操作后發(fā)回回答”或 結(jié)束”信號(hào)，再開(kāi)始新的微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)操作（如 CPU內(nèi)部各操作）在同步時(shí)序信號(hào)的控制 下進(jìn)行，少數(shù)時(shí)間難以確定的微操作（如涉及I/O操作）采用異步控制。25. 說(shuō)明微程序控制器中微指令的地址有幾種形成方式。（D直凄由襯指令的卜地址字戰(zhàn)指出°（2）桓據(jù)機(jī)黔指令的操作碼膜成&

25、#176;刃增呈計(jì)數(shù)器袪.（4 ）楓據(jù)各種標(biāo)志決定議指令分支轉(zhuǎn)移的地址。刃詢過(guò)藹試網(wǎng)塔世成（6）由硬件產(chǎn)生微程序入口地址。26說(shuō)明計(jì)算機(jī)的層次結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯 編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。27.馮諾依曼，運(yùn)算器為中心，其他以存儲(chǔ)器為中心。三大題（第7,8,9+10章節(jié)三道題，每個(gè)10分，第4章一道題15分，共40分）第七章1.1.某機(jī)主存容量為 4M X 16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備 97 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。（5分）(1) 畫(huà)出一地址指令格式并指出各字段的作用

26、；(2) 該指令直接尋址的最大范圍(十進(jìn)制表示)；(3) 次間址的尋址范圍(十進(jìn)制表示);(4) 相對(duì)尋址的位移量(十進(jìn)制表示)。戈1一地址揩令軌式為opMIAC卩操作碼字段，共7位.可反映97種操作；M鼻址方云持征宇段.共3位.可反映歩種4址方式；A形式地址子段，共16736 &2) 直接#址的最大范圍為2& = 643) 由于存供宇長(zhǎng)為16也,故一次間址的尋址范圍為2,4= 655364) 相對(duì)d址的位移塑為-垃+ 3】2條雙字長(zhǎng)的取數(shù)指令(LDA )存于存儲(chǔ)器的100和101單元，其中第一個(gè)字為 操作碼和尋址特征 M，第二個(gè)字為形式地址。 假設(shè)PC當(dāng)前值為100,變址寄存

27、器 XR 的內(nèi)容為100,基址寄存器的內(nèi)容為 200,存儲(chǔ)器各單元的內(nèi)容如下圖所示。寫(xiě)出在下 列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。100M101300102 i300HOG 斗007004014<M)4025<K)» ll1r | |200a t8005003址力式AC內(nèi)容i育按尋址(2立即子址(3問(wèn)接亍址C4相對(duì)址5變址3址早址尋址8003006005007002003某機(jī)器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址。機(jī)器配備有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及變址寄存器 RX和基址寄存器 RB ,均為16 位。(5分)(1)

28、若采用單字長(zhǎng)指令，共能完成105種操作，則指令可直接尋址的范圍是多少？ 一 次間址的尋址范圍是多少？畫(huà)出其指令格式并說(shuō)明各字段的含義。(2) 若采用雙字長(zhǎng)指令，操作碼位數(shù)及尋址方式不變，則指令可直接尋址的范圍又是 多少？畫(huà)出其指令格式并說(shuō)明各字段的含義。8MB的主存？需增設(shè)那些硬件?(3) 若存儲(chǔ)字長(zhǎng)不變，可采用什么方法訪問(wèn)容量為4X5分）答：U根據(jù)【R fUMDR均為16位采川單宇長(zhǎng)扌旨令+得出指令字長(zhǎng)16位。根據(jù)105種 操作.収操作碼7弧因允許言接尋址和間接尋址.4冇變址寄存器和基址寄存馨，因此 収2位尋址軒征*能反映四種尋址方責(zé).域后得指令格式為*其中OP操作碼,可完成1粧種操作；M訃

29、址特征.町反映四種訂，址方式；AD形式地址。這種格式指令可直接J址2的1次方=I2S, 一次間址的訐址范國(guó)是2的£次方65536.門(mén)雙¥悵梧令幣式如卜：f27<1*st.l)iAD,JL中OP. M的吿義同上；AD 1/7AD 2為口 世形式地址”這神格式擅令可直接尋址的范圍為2的23次方=8M,（3）容朮為8MB的存儲(chǔ)器* MDR為16位.即對(duì)應(yīng)4Mx16位的存儲(chǔ)器*可采用取字 丘扭令直接訪問(wèn)4M存銘窣問(wèn)此時(shí)MAR取22位;也可采用單宇長(zhǎng)捋令.但RX和RB 取22位*用變址或皐址尋址訪問(wèn)4M存儲(chǔ)簾間.第八章1. 某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,

30、L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L2,L3,L0,L1，寫(xiě)出各中斷源的屏蔽字。中斷源屏蔽字0123L0LIL2L3L411000010001111011010111112. 設(shè)某機(jī)有四個(gè)中斷源 A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)?A > B > C > D， 現(xiàn)要求將中斷處理次序改為D>A>C > B。（1）寫(xiě)出每個(gè)中斷源對(duì)應(yīng)的屏蔽字。（2 ）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫(huà)出CPU執(zhí)行程序的軌跡。設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20 s答：（1）在中斷處理次序改為 D > A > C > B后，每個(gè)中斷源新的

31、屏蔽字如表所示。（5分)中斷源屏蔽字ABCDA1110B0100C0110D1111(2) 根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如圖所示(5分)程序D程序Q程序B程序A程序L J L丄I上上|$5 10203040f 1+506070 3QT ITB DA C90第九章1. CPU結(jié)構(gòu)如下圖所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其他4個(gè)寄存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明4個(gè)寄存器的名稱。(2) 簡(jiǎn)述指令從主存取出送到控制器的數(shù)據(jù)通路。(3) 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪問(wèn)的數(shù)據(jù)通路(1) a 為 MDR,b 為 IR,c 為 MAR

32、,d 為 PC(2) 取指令的數(shù)據(jù)通路： PCf MAR f MM f MDR f IR(3) 數(shù)據(jù)從主存取出的數(shù)據(jù)通路 (設(shè)數(shù)據(jù)地址為 X )Xf MAR f MM f MDR f ALUf AC數(shù)據(jù)存入主存的數(shù)據(jù)通路(設(shè)數(shù)據(jù)地址為Y) Y f MAR,AC f MDR f MM令所需的全 部微操作和控 制 信 號(hào)。(1)ADDBC；(B)+(C)> B)(2)SUBA , H ; (AC)-(H)>AC)(3)寄存器間接尋址的無(wú)條件轉(zhuǎn)移指令“ JMPB。(4)間接尋址的存數(shù)指令“ STAX' C)2.設(shè)CPU內(nèi)部結(jié)構(gòu)如圖9.4所示，此外還設(shè)有 B、C、D、E、H、L六個(gè)

33、寄存器，它 們各自的輸入和輸出端都與內(nèi)部總線相通，并分別受控制信號(hào)控制 (如Bi為寄存器B的輸入控制；Bo為寄存器B的輸出控制)。要求從取指令開(kāi)始，寫(xiě)出完成下列指(1) ADD匸指令流程汝微命令序列如下：(i) sire a. H指令掘就禮命令序列如下匕PCor MAR1 tR+1 ©圖中未標(biāo)tB* 可與前一步并行)IDR” IRfMAKl1 i+1 (圖中未標(biāo)出. 可與前一步井行)IRaddIACoi ALUfAQ<2> -srA !<! X JH令時(shí)榨刑現(xiàn)倉(cāng)詣*件列如卜PC* MAR1 >R+ 1 i圖中未杯出， 可勺仙歩并抒MDR,. lRb轉(zhuǎn)時(shí)址槨鼻間

34、址操件JMDR, 5 MARj1 ->RMDR。，MAR(ACO, MDR,JMP 廳舲流飜及帥令序舟PC+MAR PC,T 'LAKMM讀J->RPC+1 tPC+1 (團(tuán)中耒標(biāo)乩可騎一步腳MDR tIRMDR,叫；JMP山PG&指令抑為寄昭(1)1)寫(xiě)出取指周期的全部微操作。PC->MAR; 1->R; MfMARhMDR; MDRoIR:;0P(IR>>CU; (PC)+1->PC;2廠"1減法省 -SUBX :-存 h-4"STAX- '.X 均為主存地址)在執(zhí)行階段所需的全部微操柞。盜SUBX: A

35、DIR)->MAR; 1->R; M(MAR)->MDR; (AC)*(MDR)->AC;<iSTAX: AD(IR)->MAR; 1->W; AC->MIDR;MDR->M(MAR)3. 課后題9.1結(jié)合例題9.1的取數(shù)指令 frttCPU內(nèi)有這些部件：PC. IFL MAR.協(xié)DR、AC. CU,3) 當(dāng)上述指令為間接尋址時(shí)，寫(xiě)出執(zhí)行這些指令 所需的全部微操作?！皞?cè)接尋址時(shí)，比宜接尋址多一個(gè)間址周期；AD(IR)->MAR; 1->R; M(MARH>MDR;MDR->AD(IR);4) 寫(xiě)出無(wú)條件轉(zhuǎn)移指令MMP

36、Y"和結(jié)果溢出則轉(zhuǎn) 指令汨AO f在執(zhí)行階段所需的全部微操作。JMP ¥: AD(IR)->PC_BAOY: 0-AD(IR)+0-(PC)->PC(1)(1)第十章1、( 1)畫(huà)出主機(jī)框圖(要求畫(huà)到寄存器級(jí))；(2) 若存儲(chǔ)器容量為 64KX 32位，指出圖中各寄存器的位數(shù)；(3) 寫(xiě)出組合邏輯控制器完成 STA X ( X為主存地址)指令發(fā)出的全部微操作命令 及節(jié)拍安排。若采用微程序控制，還需增加哪些微操作？(1)MAR+ # tt1/0(2)(3)ACCMQALUXIRMDRPCMAR3232323232321616TOPC->MAR1->RT

37、1(PC)+1->PCT2MDR->IROP(TR)->roTOAd(lR)->MAR|->WT1ACC->MDRT2MDR->M(MAR)取指Ad(CDMRh>CMAROP(R)->CMAR執(zhí)疔Ad(CMDR)->CMARCM(CMAR)->CMDR2. 已知帶返轉(zhuǎn)指令的含義如下圖所示，寫(xiě)出機(jī)器在完成帶返轉(zhuǎn)指令時(shí)，取指階段和執(zhí)行 階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命 令？TOPJMAR, MR(I 分T1(PC) + 1PC(1 分)T2 MDR->R+ OP(IR)-*1D(1 分

38、)山圖可見(jiàn)，帶返轉(zhuǎn)18令執(zhí)行階段需完成將返I叫地址MH、存入捋令的地址碼字段K用f 抬示的存儲(chǔ)單元中.從K十】號(hào)卩元1F始才是子程序的真正內(nèi)容，故執(zhí)行階段的微操作命令 及節(jié)拍安揶為；TQ Ad(R)-MARt 1W(l 分)T1PC-*MDR(I 分)T2 MDR-M(MAR). Ad(TR)+l->PC (1 分)如果采用微程序控制，需增加給出下條微指令地址的命令.即Ad(CMDR) ->CMAR(I 分OPflR)微地址形成部件CMAR (1分)3、按序?qū)懗鐾瓿梢粭l加法指令A(yù)DD a ( a為主存地址)兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。12.紐合邏無(wú)控制器完成ADM梢令的

39、微慄杵:命令及節(jié)柏安排為取折周期(2分)ToCIVIARp 1->R7iM(MAR)->MDR. (PQ+1->PCMDR->IR, OP(IR)->ID執(zhí)行同期Q分)7DAd(IR)->MAR，1->R (即口7tM(MAR)->MDR7z(ACC)+(MDR)->ACC徹程序控制器完成ADD口折令的微探作命令及節(jié)抬安排為：取指周期Q分)7PC->MAR, 1->RAAdKMDRj-CMAR7iM(MAR)->MDR, (PQ+1->PCMd(CMDR)->CMAR門(mén)MDR今IR7OP(IRHM 址形成部件

40、PCIVIAR執(zhí)行周期Q分)7Ad0R)->MAR> WR (即 ->MAR)AAdKMDRJ-CMARLlM(MAR)->MDRTjAri(CMDRHCMAR7；ACC)+(MDR)->ACC7Ad(CMDR)->CMAR4設(shè)CPU中各部件及其相互連接關(guān)系如下圖所示。圖中W是寫(xiě)控制標(biāo)志，R是讀控制標(biāo)志，R1和R2是暫存器。(1) 假設(shè)要求在取指周期由ALU完成(PC) + 1-PC的操作(即 ALU可以對(duì)它的一個(gè)源操作數(shù)完成加1的運(yùn)算)。要求以最少的節(jié)拍寫(xiě)出取指周期全部微操作命令及節(jié)拍安排。(2) 寫(xiě)出指令 ADD # a (#為立即尋址特征，隱含的操作數(shù)

41、在ACC中)在執(zhí)行階段 所需的微操作命令及節(jié)拍安排。P398(1) 苗F(PCH If卩<?需山ALU完成.因此PC的值町件為ALU的 個(gè)源撩作數(shù).靠 控制ALU做*1運(yùn)篦得到(PC) + L緒果送令與ALU輸出端和連(Tj R2.然疳再送PC.此題的董德是要考慮總線沖突的問(wèn)題.故取拒周期的徹操作命令及節(jié)捎安排如2 TOPC+MAR. ItRT1 M(MAR)MDRt (PC)+ IR2T2MDR-*IROPfTR)韋微松作命令形咸部鳴T3 RPC立即尋址時(shí)加I法指令執(zhí)行周期的磁操作命令及節(jié)拍安排如下：TO Ad(Rh->Rl ；-立即數(shù)triTl (R1 )+(ACC)-*R2

42、;ACC 通過(guò)總絞送 ALUT2R2tMC ; !UACC第四章1.設(shè)CPU共有I石抿地址細(xì)只帳數(shù)據(jù)禺XniMREQff訪存控制估號(hào)低電平有效h用蔽作讀寫(xiě) 控制信號(hào)（:高電平為讀，低電平為寫(xiě)人現(xiàn)有下列存醋芯片：IK.X4位RA制，4KX8 RAM, 2KX8 位ROM.以叢74】醐譯碼黠和獰種門(mén)電跳，如圖所示"Hi CPU與存惱鵡違接閤，翌求土（1）丄存地址空冋分配；SOOUH -R7FFH統(tǒng)程序區(qū)；ftSOOH -SBFFH 用戶程序區(qū).<2）合理選用上述存儲(chǔ)君片，說(shuō)舸舁選幾片十f3）詳細(xì)畫(huà)出存誦芯片的片迭邏輯.亂（門(mén)根據(jù)主存地址空間分配為：At3*An*Ay"*&

43、amp;Ao1 00 0 0 0 0 00 0 0000 0 0"2KXK®1打0 0 0 1111 1 1111 1 11 00 0 10 0 00 0 0000 0 0 1KX4 位1 00 0 10 111 1 1111 1 1J選出所用芯片養(yǎng)型歴數(shù)繪2KXXfe ROM I 片IKX4&RAM 2 片CPU與存倚苦片的連接圖如圖所示P942. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫(xiě) 控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列芯片及各種門(mén)電路（門(mén)電路自定），如圖 所示。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）存儲(chǔ)芯片地址空間分配為：02047為系統(tǒng)程序區(qū)；20488191為用戶程序區(qū)。（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫(huà)出片選邏輯。DuDoDnD(j74138詳碼器ROM: 2K32K 8 位RA1U: IK 冊(cè)2KT位WK IP4K川（I）二進(jìn)制地址碼（2分）A * *'AnU000