課程設計——簡易電子琴的設計

1、××××大學××學院××××系課程設計報告 成績： 分××××系課 程 設 計 報 告 書課程設計名稱電子產(chǎn)品綜合設計題 目簡易電子琴的設計學 生 姓 名專 業(yè)班 級指 導 教 師日期： 2010 年 7 月 5 日摘要：本課程是采用EDA和CPLD技術(shù)設計的一個簡易的八音符電子琴，該系統(tǒng)基于計算機中時鐘分頻器的原理，采用自頂向下的設計方法來實現(xiàn)，它可以通過按鍵輸入來控制音響。系統(tǒng)由樂曲自動演奏模塊、音調(diào)發(fā)生模塊和數(shù)控分頻模塊三個部分組成。系統(tǒng)實現(xiàn)是用硬件

2、描述語言VHDL按模塊化方式進行設計，然后進行編程、時序仿真、整合。關(guān)鍵詞：電子琴，EDA，VHDL，CPLDAbstract: This course is designed using EDA and CPLD technology as a simple eight-note keyboard, which is based on the principle of the computer clock divider, designed by top-down approach to implementation, it can be controlled through key inp

3、ut audio. System by the decoder module and the NC frequency module composed of three parts. System implementation is to use hardware description language VHDL modular way by design, then programming, timing simulation, integration.Key Words：Electric piano, EDA, VHDL, CPLD 目 錄1.總體設計方案11.1簡易電子琴設計方11.2

4、 電子琴設計原理11.2.1頂層文件的設計11.2.2八音符的設置22.單元模塊設計32.1數(shù)控分頻模塊設計32.1.1數(shù)控分頻器原理圖設計32.1.2數(shù)控分頻器原理圖輸入方法流程32.3.頂層文件的設計63.系統(tǒng)調(diào)試73.1 Quartus II系統(tǒng)仿真的介紹73.2 時序仿真73.3 電路功能驗證104.設計總結(jié)115.參考文獻126.附錄13前言EDA技術(shù)發(fā)展迅猛，已在科研、產(chǎn)品設計與制造及教學等各方面都發(fā)揮著巨火的作用。EDA代表了當今電子產(chǎn)品設計的最新發(fā)展方向，利用EDA工具，電子工程師不僅可以在計算機上設計電子產(chǎn)品，還可以將電子產(chǎn)品從電路設計、模擬實驗、性能分忻、到設計出PCB印制

5、板的整個過程在計算機上處理完成。 EDA技術(shù)是電子設計的發(fā)展趨勢，利用EDA工具可以代替設計者完成電子系統(tǒng)設計中的大部分工作。EDA工具從數(shù)字系統(tǒng)設計的單一領域，發(fā)展到今天，應用范圍已涉及模擬、微波等多個領域，可以實現(xiàn)各個領域電子系統(tǒng)設計的測試、設計方針和布局布線等。設計者只要完成對電子系統(tǒng)的功能描述，就可以利用計算機和工具，進行設計處理，最終得到設計結(jié)果。采用可編程邏輯器件通過對器件內(nèi)部的設計來實現(xiàn)系統(tǒng)功能，是一種基于芯片的設計方法。設計者可以根據(jù)定義器件的內(nèi)部邏輯很引出端，將電路板設計的大部分工作放在芯片的設計中進行，通過對芯片設計實現(xiàn)數(shù)字系統(tǒng)的邏輯功能。用硬件描述語言進行電路與系統(tǒng)的設計

6、是當前EDA技術(shù)的重要特征。硬件描述語言的突出優(yōu)點是：語言的公開可利用性；設計與工藝的無關(guān)性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)的設計；便于設計的復用和繼承等。目前常用的IEEE標準硬件描述語言有VHDL。1. 總體設計方案1.1簡易電子琴設計方案圖1 簡易電子琴總體設計方案功能介紹：首先通過按鍵來控制譯碼器產(chǎn)生相應音符頻率的計數(shù)值，并且發(fā)送到數(shù)控分屏器。然后再由數(shù)控分頻器將其還原成對應的頻率。最后又將此頻率發(fā)送到蜂鳴器，使蜂鳴器發(fā)出相應的音樂信號。1.2 電子琴設計原理1.2.1頂層文件的設計本課程設計主要是基于VHDL文本輸入法和原理圖輸入法設計8音符樂曲演奏電路，該系統(tǒng)基于計算機中時鐘

7、分頻器的原理，采用自頂向下的設計方法來實現(xiàn)，通過按鍵輸入來控制音響。系統(tǒng)由譯碼電路模塊和數(shù)控分頻模塊兩個部分組成，電子琴系統(tǒng)的整體組裝設計原理圖如圖2所示。圖2 電子琴系統(tǒng)的整體組裝設計原理圖由于設計是分模塊組成，每個單獨的模塊都是一個完整的源程序，分別實現(xiàn)不同性質(zhì)的功能，但是每個模塊又是緊密關(guān)聯(lián)的，前一個模塊的輸出很可能是后一模塊的輸入。如譯碼器模塊的音符信號輸出就是分頻器模塊的音符信號輸入。 系統(tǒng)實現(xiàn)是用硬件描述語言VHDL和原理圖輸入按模塊化方式進行設計，然后進行編程、時序仿真、電路功能驗證，奏出美妙的樂曲。該設計最重要的一點就是通過按鍵控制不同的音調(diào)發(fā)生，每一個音調(diào)對應不同的頻率，從而

8、輸出對應頻率的聲音。在實驗板上使用了一個交流蜂鳴器，其硬件原理圖如圖3所示。為了增加I/O的驅(qū)動能力，在此采用了PNP型三極管，這樣只要在PNP基極上給一定頻率的的脈沖，蜂鳴器BUZZ就會發(fā)出悅耳的音樂。圖3 蜂鳴器原理圖1.2.2八音符的設置 樂曲演奏的原理：組成樂曲的每個音符的頻率值（音調(diào)）及其持續(xù)時間（音長）是音樂演奏的兩個基本數(shù)據(jù)。因此需控制輸出到揚聲器的激勵信號的頻率高低和該頻率信號持續(xù)的時間。頻率的高低決定了音調(diào)的高低，不同的頻率的信號都是從同一個基準頻率分頻而得到的，所以我們可以利用數(shù)控分頻完成電子琴的設計。對于相對固定的CLK時鐘頻率，輸入不同的預置值D時，輸出端qout上的信

9、號頻率也隨之不同，連接到揚聲器上輸出的音調(diào)也不同。音名與頻率的關(guān)系如表1所示。表1 音名與頻率的關(guān)系音名頻率（Hz）D部對應值中音1523545中音25871376中音36592124中音46992471中音57843091中音68803648中音79884145高音1104743732.單元模塊設計2.1數(shù)控分頻模塊設計2.1.1數(shù)控分頻器原理圖設計 利用原理圖輸入設計方法完成對數(shù)控分頻器的設計，頻器原理圖如圖4所示。 圖4 數(shù)控分頻器原理圖對數(shù)控分頻器的功能就是當輸入端給出不同的輸入數(shù)據(jù)時，對應分頻器產(chǎn)生不同的分頻比，從而對輸入的時鐘信號進行不同的分頻。 2.1.2數(shù)控分頻器原理圖輸入方法

10、流程 （1）首先建立自己的工程目錄，然后利用Quartus II軟件中的File選項中選擇New Project Wizard工具選項創(chuàng)建模塊的工程文件，如圖5所示。 圖5 新建數(shù)控分頻器工程（2）然后再File選項中選擇NEW窗口，并在NEW窗口中的Device Design Files中選擇Block Diaqram /Schematic File,如圖4所示。再在Block Diaqram /Schematic File原理圖輸入的編輯框中輸入數(shù)控分頻模塊，如圖6所示。圖6選擇原理圖輸入源程序（3）在原理圖文件fpq輸入完成后，對該文件進行綜合處理，若在綜合過程中發(fā)現(xiàn)錯誤，綜合過程中工程

11、管理窗口下方的Processing欄中的會出現(xiàn)文件的錯誤（紅字）或警告（藍字）信息，按照所提示的信息雙擊紅字修改錯誤，直至綜合成功為止，綜合成功如圖7所示.圖7 目標文件綜合成功（4）在綜合適配成功后，這時對fpq 模塊進行打包，生成可調(diào)用元件，以便在頂層文件的使用。選擇菜單FileCreate/UpdateCreate Symbol files for current Files for Current File項,如圖8所示。圖8 打包fpq文件（5）數(shù)控分頻模塊就建立完成了，打包后數(shù)控分頻模塊如圖9所示。圖9 數(shù)控分頻模塊2.2.譯碼電路設計對于譯碼器將采用鍵盤按鍵的方式來控制音符的輸入

12、，即是不同的按鍵分別來控制分頻器輸入端D的固定值，從而使我們能手動輸入樂曲。因此采用文本輸入方法完成對譯碼電路的設計。譯碼電路文本輸入方法流程：（1）第一步如原理圖輸入方式一樣將工程文件保存在已建好的工程目錄下，注意保存在同一工程目錄下，如圖10所示。圖10 新建譯碼器工程（2）在Filenew窗口中的Device Design Files中選擇VHDL Files, 在VHDL文本編譯窗口中輸入譯碼模塊的VHDL程序，如圖11所示。圖11 選擇VHDL輸入源程序（3)jsq譯碼模塊的綜合適配和打包成元件的方法與數(shù)控分頻模塊一樣。（4）整個jsq譯碼模塊就建立完成，如圖12所示。圖12 譯碼模

13、塊2.3.頂層文件的設計該模塊是整個電子琴設計的核心，同樣采用原理圖輸入的方式進行輸入，第一步建立好工程以后點擊nextnext選擇設置目標器件。所選擇的目標器件是MAX7000S系列EPM7128SLC84-10芯片。如圖13所示。后面的流程與數(shù)控分頻模塊一樣。 圖13 選擇目標器件3.系統(tǒng)調(diào)試3.1 Quartus II系統(tǒng)仿真的介紹系統(tǒng)功能即實現(xiàn)系統(tǒng)的仿真，系統(tǒng)仿真是在實際系統(tǒng)上進行實驗研究比較困難時適用的必不可少的工具，它是指通過系統(tǒng)模型實驗去研究一個已經(jīng)存在或正在設計的系統(tǒng)的過程，通俗地講，就是進行模型實驗。因而，系統(tǒng)仿真的結(jié)果決定整個課程設計任務完成的到位程度。系統(tǒng)仿真是對工程綜合

14、適配成功后，必須對其功能和時序性質(zhì)進行仿真測試，來測試設計是否滿足要求。 3.2 時序仿真編譯完成后，可以對所進行的設計進行仿真，下面簡單介紹一下仿真的步驟。(1) 打開波形編譯器，選擇菜單File中的New項，在New窗口中選擇Other Files中的Vector Waveform File,單擊OK按鈕，即出現(xiàn)空白的波形編輯器,如圖14所示。圖14 選擇編輯矢量波形文件及波形編輯器(2) 在Edit菜單中選擇End Time項設置仿真時間區(qū)域，在彈出的窗口中的Time欄處輸入100，單位選“us”,整個仿真域的時間即設定為100us，單擊OK完成設置，如圖15所示。 圖15 設置仿真時間

15、長度（3） 將所建工程的端口信號名選入波形編輯器中，雙擊Name下的空白處，選擇Node Finder選項。彈出端口選擇對話框，在Filter框中選Pins:all,然后單擊List按鈕，于是在下方的Nodes Found窗口中出現(xiàn)設計中的所建工程的所有端口引腳名，點擊“”全部加載，如圖16所示。圖16 向波形編輯器拖入信號節(jié)點（4）編輯輸入相對應的時鐘激勵信號CLK和對應的輸入端口值，本課程采用的器件的輸入系統(tǒng)時鐘信號CLK為4MHZ。單擊時鐘信號名CLK，使之變成藍色條，再單擊左列的時鐘設置鍵，在Clock窗口中設置CLK的時鐘的周期；占空比默認50，如圖17所示。 圖17 設置時鐘CLK

16、的周期（5）在仿真文件綜合編譯無錯誤的情況下，運行仿真文件，得到仿真波形圖。 數(shù)控分頻模塊的仿真如圖18所示。圖18 分頻器仿真該圖輸入系統(tǒng)時鐘信號CLK周期設為100ns，分頻系數(shù)d為自己定義,qout輸出信號的波形隨著分頻系數(shù)的不同也不同，因此接到揚聲器上輸出的音調(diào)也不同。 譯碼器模塊的仿真如圖19所示圖19 譯碼器仿真 該圖反映的是使用不同的按鍵來控制對應的分頻系數(shù)，例如：按鍵1（11111110）所設置的相對應的分頻系數(shù)為545，即按鍵1控制中音1輸出；按鍵2控制中音2的輸出；按鍵3控制中音3的輸出。 簡易電子琴整個系統(tǒng)的仿真如圖20所示。圖20 簡易電子琴整個系統(tǒng)的仿真 該圖輸入系統(tǒng)

17、時鐘信號CLK周期設為100ns，通過對按鍵的輸入來控制不同的頻率的輸出，從而揚聲器發(fā)出不同的音符。鍵盤輸入信號KEY為11111110，輸出音符信號BUZZ 變?yōu)橹幸?；鍵盤輸入信號KEY為11111101，輸出音符信號BUZZ 變?yōu)橹幸?；鍵盤輸入信號KEY為11111011，輸出音符信號BUZZ 變?yōu)橹幸?；鍵盤輸入信號KEY為11110111，輸出音符信號BUZZ 變?yōu)橹幸?；鍵盤輸入信號KEY為11101111，輸出音符信號BUZZ 變?yōu)橹幸?；鍵盤輸入信號KEY為11011111，輸出音符信號BUZZ 變?yōu)橹幸?；鍵盤輸入信號KEY為10111111，輸出音符信號BUZZ 變?yōu)橹幸?/p>

18、7；鍵盤輸入信號KEY為01111111，輸出音符信號BUZZ 變?yōu)楦咭?。在仿真時由于系統(tǒng)各方面原因影響，出現(xiàn)延時屬于正?，F(xiàn)象。3.3 電路功能驗證如果說前面的過程都是理論上進行軟件設計制作，那么電路驗證則是硬件產(chǎn)生實際結(jié)果的必要步驟，它是軟件編程導入硬件系統(tǒng)得到最終設計目標的一個過程。此課程設計中主要用到的硬件設施是MAX7000S系列EPM7128SLC84-10芯片、一個4MHz的頻率元件、揚聲器、鍵盤或脈沖開關(guān)、發(fā)光二極管等，硬件和軟件系統(tǒng)相連接的樞紐就是芯片引腳和序中所有輸入輸出之間對應的關(guān)系，管腳的鎖定表如表2所示。表2 管腳的鎖定表 PinNode Name83CLK56Key

19、157Key258Key360Key461Key563Key664Key765Key870BUZZ在選擇好芯片以及設置引腳值后，下載源程序到此芯片上，單擊programmer打開程序下載窗口，如圖21所示。確認編程器硬件是否已安裝好，安裝好后單擊start開始下載。圖21 程序下載4.設計總結(jié)通過這次VHDL課程設計，不僅增強了我們的實踐動手能力，也讓我們對課堂上所學到的理論知識的理解加深了許多，這給我們提供了一個在學習生活中很難得的理論聯(lián)系實際的機會。能夠借此機會了解到部分EDA技術(shù)的知識和學習運用其中一種硬件描述語言VHDL編程實現(xiàn)各種常用器件的功能，這是在哪堂講課上都得不到的一筆財富。另

20、一方面我們也發(fā)現(xiàn)了在平時學習過程中難于發(fā)現(xiàn)的許多缺點跟不足。比如實踐機會過少，所學的理論知識不能靈活運用，在遇到實際的問題時無法正確處理；再者在課堂上獲得的專業(yè)知識過于淺顯，很多的有關(guān)基本操作原理、操作方法都理解不了；課外知識了解的也過少，導致在課程設計初期，面對完全陌生的設計課題無從下手，不知所措。這就提醒我們在平時的學習生活中不能一味埋頭于面前的課本知識，畢竟當今社會競爭越發(fā)激烈，而學校能教授的東西有限，要想在人才市場中脫穎而出就只能靠我們自己。當然，在學習之余我們更應該積極參加各種有關(guān)專業(yè)知識的實踐活動和比賽，鞏固所學理論，多注意培養(yǎng)初步的實際工作能力和專業(yè)技術(shù)能力，這樣在以后的工作崗位上不會顯得那么倉促與生疏。5.參考文獻1 潘松、黃繼業(yè). EDA技術(shù)使用教程；科學出版社，20072 曹昕燕、周鳳臣. 聶春燕. EDA技術(shù)實驗與課程設計；清華大學出版社，20063 黃仁欣.