集成電路版圖設(shè)計(jì)

1、 c e c 通通 信信 工工 程程 系系 第八章第八章 版圖設(shè)計(jì)版圖設(shè)計(jì)8.1工藝流程定義工藝流程定義8.2 版圖版圖幾何設(shè)計(jì)規(guī)則幾何設(shè)計(jì)規(guī)則8.3 圖元圖元8.4 電學(xué)設(shè)計(jì)規(guī)則8.5 布線規(guī)則8.6版圖設(shè)計(jì)版圖設(shè)計(jì)8.7 版圖檢查版圖檢查8.8 版圖數(shù)據(jù)提交版圖數(shù)據(jù)提交 c e c 通通 信信 工工 程程 系系 第第8章章 版圖設(shè)計(jì)版圖設(shè)計(jì)n 版圖(Layout)是集成電路設(shè)計(jì)者將設(shè)計(jì)并模擬優(yōu)化后的電路轉(zhuǎn)化成的一系列幾何圖形，它包含了集成電路尺寸大小、各層拓?fù)涠x等有關(guān)器件的所有物理信息。集成電路制造廠家根據(jù)這些信息來(lái)制造掩膜。版圖的設(shè)計(jì)有特定的規(guī)則，這些規(guī)則是集成電路制造廠家根據(jù)自己的工

2、藝特點(diǎn)而制定的。因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。設(shè)計(jì)者只有得到了廠家提供的規(guī)則以后，才能開(kāi)始設(shè)計(jì)。版圖在設(shè)計(jì)的過(guò)程中要進(jìn)行定期的檢查，避免錯(cuò)誤的積累而導(dǎo)致難以修改。很多集成電路的設(shè)計(jì)軟件都有設(shè)計(jì)版圖的功能，CadenceDesign System就是其中最突出的一種。Cadence提供稱之為Virtuoso的版圖設(shè)計(jì)軟件幫助設(shè)計(jì)者在圖形方式下繪制版圖。 c e c 通通 信信 工工 程程 系系 8.1 工藝流程定義工藝流程定義 以臺(tái)灣半導(dǎo)體制造公司(TSMC)的0.35m CMOS工藝為例，給出從工藝文件出發(fā)到設(shè)計(jì)出版圖的途徑。TSMC的0.35m CMOS工藝是MOSIS 1998年以來(lái)

3、提供服務(wù)的深亞微米工藝，以下簡(jiǎn)要介紹利用該工藝的技術(shù)文件進(jìn)行芯片設(shè)計(jì)的流程。 c e c 通通 信信 工工 程程 系系 TSMC的0.35m溝道尺寸和對(duì)應(yīng)的電源電壓、電路布局圖中金屬布線層及其性能參數(shù)見(jiàn)表7.1。表 16.1溝 道 長(zhǎng) (m)金 屬 布線 層 數(shù)多 晶 硅布 線 層數(shù)電源電壓(V) 閥 值 電 壓 （ V）31 級(jí) 環(huán) 行振 蕩 器 頻率 (M Hz)W /LNM OSPM OS0.6/0.400.54-0.770.35323.33.6/0.400.58-0.76196.17 c e c 通通 信信 工工 程程 系系 表8.2 MOSIS為T(mén)SMC 0.35mCMOS工藝定義的

4、全部工藝層表16.2 MOSIS為T(mén)SMC0.35m CMOS工藝定義的全部工藝層層層名名層層號(hào)號(hào)(GDSII)對(duì)對(duì)應(yīng)應(yīng)的的CIF名名稱稱說(shuō)說(shuō)明明Contact25CCC接觸孔N_well42CWNN阱Active43CAA有源層P_plus_select44CSPP型擴(kuò)散N_plus_select45CSNN型擴(kuò)散Poly46CPG多晶硅Electrode56CEL第二層多晶硅Metal149CMF第一層金屬Via50CVA連接第一與第二層金屬的接觸孔Metal251CMS第二層金屬Via261CVS連接第二與第三層金屬的接觸孔Metal362CMT第三層金屬Glass52COG鈍化玻璃 c

5、 e c 通通 信信 工工 程程 系系 n Feature size L=0.18umn VDD 1.8V/2.5Vn Deep NWELL to reduce substrate noisen MIM capacitor(1fF/um2)n Thick-top-metal for inductorn 6 Metal 1 Polyn Polycide resistor(7.5 Ohm/sq)n High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq)n M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq) c e

6、 c 通通 信信 工工 程程 系系 8.2 版圖版圖幾何設(shè)計(jì)規(guī)則幾何設(shè)計(jì)規(guī)則n 集成電路的制造必然受到工藝技術(shù)水平的限制，受到器件物理參數(shù)的制約，為了保證器件正確工作和提高芯片的成品率，要求設(shè)計(jì)者在版圖設(shè)計(jì)時(shí)遵循一定的設(shè)計(jì)規(guī)則，這些設(shè)計(jì)規(guī)則直接由流片廠家提供。設(shè)計(jì)規(guī)則（design rule）是版圖設(shè)計(jì)和工藝之間的接口。n 設(shè)計(jì)規(guī)則主要包括各層的最小寬度、層與層之間的最小間距等。 c e c 通通 信信 工工 程程 系系 1. 最小寬度最小寬度(minWidth) 最小寬度指封閉幾何圖形的內(nèi)邊之間的距離如圖8.1所示：圖 寬度定義 在利用DRC(設(shè)計(jì)規(guī)則檢查)對(duì)版圖進(jìn)行幾何規(guī)則檢查時(shí)，對(duì)于寬度

7、低于規(guī)則中指定的最小寬度的幾何圖形，計(jì)算機(jī)將給出錯(cuò)誤提示。 c e c 通通 信信 工工 程程 系系 TSMC_0.35m CMOS工藝中各版圖層的線條最小寬度層層 (layer)最最小小寬寬度度(minWidth)單單位位：lambda=0.2mN阱(N_well)12擴(kuò)散層(P_plus_select/N_plus_select)2多晶硅(Poly)2有源層(Active)3接觸孔(Contact)2*2(固定尺寸)第一層金屬(Metal1)3接觸孔(Via1)2*2(固定尺寸)第二層金屬(Metal2)3第二層多晶硅(Electrode)3接觸孔(Via2)2*2(固定尺寸)第三層金屬(

8、Metal3)5 c e c 通通 信信 工工 程程 系系 2.最小間距(minSep)間距指各幾何圖形外邊界之間的距離，如圖8.2所示：圖 間距的定義 c e c 通通 信信 工工 程程 系系 表8.4 TSMC_0.35m CMOS工藝版圖各層圖形之間的最小間隔最小寬度(minSep)單位：lambda=0.2mN_wellActivePolyP_lplus_select/N_plus_selectContactMetal1Via1Metal2ElectrodeVia2Metal3N_well18Active63Poly13P_plus_select/N_plus_select32Cont

9、act223Metal13Via12223Metal24Electrode2233Via223Metal3151515153 c e c 通通 信信 工工 程程 系系 3. 最小交疊(minOverlap)交迭有兩種形式：a)一幾何圖形內(nèi)邊界到另一圖形的內(nèi)邊界長(zhǎng)度(overlap)，如圖8.3(a)b)一幾何圖形外邊界到另一圖形的內(nèi)邊界長(zhǎng)度(extension)，如圖8.3(b)圖8.3 交疊的定義XY(a)(b) c e c 通通 信信 工工 程程 系系 表8.5 TSMC_0.35m CMOS工藝版圖各層圖形之間最小交疊表 16.5 TSMC_0.35m CMOS 工藝版圖各層圖形之間最小

10、交迭 XYN_wellActivePolyP_lplus_select/N_plus_selectContactMetal1Via1Metal2ElectrodeVia2Metal3N_well6ActivePoly2P_plus_select/N_plus_select2Contact1.51.51Metal11Via11Metal21Electrode22Via21Metal31Glass6 c e c 通通 信信 工工 程程 系系 4. 設(shè)計(jì)規(guī)則舉例設(shè)計(jì)規(guī)則舉例圖 多晶硅層相關(guān)設(shè)計(jì)規(guī)則的圖形關(guān)系 c e c 通通 信信 工工 程程 系系 8.3 圖元圖元n 按理說(shuō)，根據(jù)上節(jié)給出的設(shè)計(jì)規(guī)則

11、，我們就可以設(shè)計(jì)版圖了。事實(shí)上，僅根據(jù)這些規(guī)則就來(lái)設(shè)計(jì)版圖，還是難以入手的，因?yàn)殡娐匪婕暗拿恳环N元件都是由一套掩模決定的幾何形狀和一系列物理、化學(xué)和機(jī)械處理過(guò)程的一個(gè)有機(jī)組合。這些有機(jī)組合是工藝線開(kāi)發(fā)的結(jié)果。對(duì)版圖設(shè)計(jì)者來(lái)講，工藝能夠制造的有源和無(wú)源元件的版圖應(yīng)該作為工藝元件庫(kù)事先從工藝廠家得到。必要時(shí)，設(shè)計(jì)者需要自己建立相應(yīng)的元件庫(kù)。n 以下給出的是東南大學(xué)射頻與光電集成電路研究所根據(jù)MOSIS提供的TSMC 0.35m CMOS工藝文件設(shè)計(jì)的幾種關(guān)鍵元件，它們的有效性已經(jīng)通過(guò)兩次工藝流程得到證明。圖中幾何尺寸的單位都是lambda，對(duì)于0.35m工藝，=0.2m。 c e c 通通 信信

12、 工工 程程 系系 1. NMOS和PMOS圖8.5和圖8.6分別示出NMOS和PMOS俯視圖。 圖 NMOS俯視圖 c e c 通通 信信 工工 程程 系系 圖 PMOS俯視圖21321.51.514PolyP_plus_selectActiveContactMetal1N_well c e c 通通 信信 工工 程程 系系 1. NMOS和PMOS（續(xù)）圖中多晶硅(Poly)形成MOS管的柵極。N+擴(kuò)散和有源區(qū)(Active)共同形成N型有源區(qū)，P+擴(kuò)散和有源區(qū)共同形成P型有源區(qū)。有源區(qū)分別在柵極兩側(cè)構(gòu)成源區(qū)(S)和漏區(qū)(D)。源區(qū)和漏區(qū)又分別通過(guò)接觸孔(Contact)與第一層金屬(Me

13、tal1)連接構(gòu)成源極和漏極。MOS管的可變參數(shù)為：柵長(zhǎng)(gate_length)、柵寬(gate_width)和柵指數(shù)(gates)。柵長(zhǎng)(gate_length)指柵極下源區(qū)和漏區(qū)之間的溝道長(zhǎng)度，最小值為2lambda=0.4m。柵寬(gate_width)指柵極下有源區(qū)(溝道)的寬度，最小柵寬為3 lambda=0.6m。柵指數(shù)(gates)指柵極的個(gè)數(shù)。 c e c 通通 信信 工工 程程 系系 2. 電阻(Resistor) 設(shè)計(jì)者在Cadence環(huán)境下CMOS工藝可用的電阻有多晶硅電阻、有源層電阻和阱區(qū)電阻。 三種電阻的計(jì)算公式均為： 其中，Rsh為方塊電阻值，l 和w 分別是體電

14、阻的長(zhǎng)與寬，Rcon是單個(gè)接觸區(qū)形成的電阻值，n是接觸孔數(shù)。 電阻的可變參數(shù)：電阻寬度(width)、電阻值(R)。 dshconl2*X2R*R*Rwwn c e c 通通 信信 工工 程程 系系 多晶硅電阻圖8.7 第一層多晶硅電阻俯視圖PolyMetal1Contact2.02.01.01.52.0XdXdElectrodeMetal1Contact2.03.01.02.03.0Xd圖8.8 第二層多晶硅電阻俯視圖 c e c 通通 信信 工工 程程 系系 多晶硅電阻（續(xù)） 多晶硅通過(guò)接觸孔與第一層金屬連接，該金屬構(gòu)成電阻的兩個(gè)電極，圖中所示電阻最小寬度為2 =0.4m。 第一層多晶硅的

15、方塊電阻值為7.4歐姆，每接觸孔形成的電阻為5.6歐姆。該多晶硅電阻一般為幾十歐姆。 第二層多晶硅(Electrode)的方塊電阻值為47.4歐姆，每個(gè)接觸孔形成的電阻為31.4歐姆。該多晶硅電阻一般為幾百歐姆。 c e c 通通 信信 工工 程程 系系 有源層電阻 由N+擴(kuò)散、P+擴(kuò)散分別與有源區(qū)形成N+有源層電阻和P+有源層電阻，如圖8.9和8.10。 圖8.9 N+有源層電阻俯視圖N_plus_selectActiveContactMetal12.02.01.04.04.01.52.0XdXd c e c 通通 信信 工工 程程 系系 有源層通過(guò)接觸孔與第一層金屬連接，金屬構(gòu)成有源層電阻

16、的兩個(gè)電極。 N+有源層電阻的方塊電阻值為79.1歐姆，每個(gè)接觸孔形成的電阻為54.8歐姆。電阻一般為幾百到幾千歐姆。 P+有源層電阻的方塊電阻值為153.4歐姆，每個(gè)接觸孔形成的電阻為118.5歐姆。電阻一般為幾百到幾千歐姆。ActiveContactMetal12.02.01.04.04.01.5N_well4.04.02.0XdXdP_plus_select 圖圖7.10 P+有源層電阻俯視圖有源層電阻俯視圖 c e c 通通 信信 工工 程程 系系 阱區(qū)電阻 圖8.11 N阱電阻俯視圖 為了引出N阱電阻的兩個(gè)電極，在N阱中進(jìn)行N+擴(kuò)散，該擴(kuò)散區(qū)與有源層形成N型有源區(qū)，有源區(qū)再通過(guò)接觸孔

17、和金屬連接形成歐姆接觸，金屬構(gòu)成了電阻的兩個(gè)電極。N_wellN_plus_selectActiveMetal1Contact122181XdXd c e c 通通 信信 工工 程程 系系 該電阻的計(jì)算公式為：該電阻的計(jì)算公式為： N阱電阻的方塊電阻值為1011歐姆，該電阻一般在幾k到幾百k。dsh_nwellconsh_nactivel22* XR*R*R*Rwdwnwdw c e c 通通 信信 工工 程程 系系 電容(Capacitance) TSMC_0.35m工藝制作的電容是一種結(jié)構(gòu)簡(jiǎn)單的MIM電容，該電容由三層介質(zhì)組成：l導(dǎo)電層作為下電極l絕緣層作為平板電容兩電極間的介質(zhì)l導(dǎo)電層作

18、為上電極 電容計(jì)算公式： 其中，area是兩導(dǎo)電層重疊區(qū)域的面積，CareafF/m2是單位有效面積的電容量, perimeter 是兩導(dǎo)電層重疊區(qū)域的周長(zhǎng)，CfringefF/m是單位長(zhǎng)度電容量。電容的可變參數(shù)為：兩導(dǎo)電層重疊區(qū)域一邊的長(zhǎng)度(y)、電容值(CtotalF)。 c e c 通通 信信 工工 程程 系系 連接(Interconnect) 在TSMC_0.35m的集成電路工藝流程中，不同導(dǎo)電層之間由絕緣介質(zhì)隔離。導(dǎo)電層之間的相互連接需要通過(guò)打孔實(shí)現(xiàn)。 有源層、多晶硅(Poly)和第二層多晶硅(Electrode)都通過(guò)接觸孔(Contact) 與第一層金屬(Metal1) 連接。圖

19、8.12為各層連接的俯視圖。 圖8.12 (a)多晶硅和第一層金屬、(b) 第一和第二層金屬、(c) 第二和第三層金屬連接的俯視圖Metal1Metal2Metal3Via1Via2ContactPoly(a) (b) (c) c e c 通通 信信 工工 程程 系系 焊盤(pán)(Pad) 電路的輸入和輸出需要通過(guò)適當(dāng)?shù)膶?dǎo)體結(jié)構(gòu)（焊盤(pán)）來(lái)實(shí)現(xiàn)與外部電路的連接，它同時(shí)用于電路的在芯片測(cè)試。焊盤(pán)的尺寸通常遠(yuǎn)大于電路中其它的元器件，焊盤(pán)的尺寸是固定的。 圖16.12 焊盤(pán)的俯視圖Metal3glass30500圖8.13 焊盤(pán)的俯視圖 c e c 通通 信信 工工 程程 系系 8.4 電學(xué)設(shè)計(jì)規(guī)則 n電學(xué)

20、設(shè)計(jì)規(guī)則給出的是將具體的工藝參數(shù)及其結(jié)果抽象出的電學(xué)參數(shù)，是電路與系統(tǒng)設(shè)計(jì)、模擬的依據(jù)。 n如果用手工設(shè)計(jì)集成電路或單元（如標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)），幾何設(shè)計(jì)規(guī)則是圖形編輯的依據(jù)，電學(xué)設(shè)計(jì)規(guī)則是分析計(jì)算的依據(jù)。在VLSI設(shè)計(jì)中采用的是計(jì)算機(jī)輔助和自動(dòng)設(shè)計(jì)技術(shù)，幾何設(shè)計(jì)規(guī)則是設(shè)計(jì)系統(tǒng)生成版圖和檢查版圖錯(cuò)誤的依據(jù)，電學(xué)設(shè)計(jì)規(guī)則是設(shè)計(jì)系統(tǒng)預(yù)測(cè)電路性能（仿真）的依據(jù)。 c e c 通通 信信 工工 程程 系系 8.5 布線規(guī)則 c e c 通通 信信 工工 程程 系系 8.6 版圖設(shè)計(jì)版圖設(shè)計(jì)1. 版圖設(shè)計(jì)環(huán)境版圖設(shè)計(jì)環(huán)境2. 芯片版圖布局芯片版圖布局n設(shè)計(jì)布局圖的一個(gè)重要的任務(wù)是安排焊盤(pán)設(shè)計(jì)布局圖的一個(gè)重要

21、的任務(wù)是安排焊盤(pán) n集成電路必須是可測(cè)的 c e c 通通 信信 工工 程程 系系 實(shí)例 圖8.14 一個(gè)光纖通信系統(tǒng)用限幅放大器的系統(tǒng)框圖 c e c 通通 信信 工工 程程 系系 圖8.15 限幅放大器的版圖布局 c e c 通通 信信 工工 程程 系系 3.元件布局與布線元件布局與布線n 利用版圖編輯工具設(shè)計(jì)版圖的基本步驟是：1) 運(yùn)行版圖編輯工具，建立版圖文件；2) 在畫(huà)圖窗口內(nèi)根據(jù)幾何參數(shù)值調(diào)元器件和子單元的版圖；3) 在不同的層內(nèi)進(jìn)行元器件和子單元之間的連接；4) 調(diào)用DRC程序進(jìn)行設(shè)計(jì)規(guī)則檢查，修改錯(cuò)誤；5) 調(diào)用電路提取程序提取版圖對(duì)應(yīng)的元件參數(shù)和電路拓?fù)洌?) 與分析階段建立

22、的電路圖文件結(jié)合進(jìn)行版圖與電路圖對(duì)照分析，即LVS（Layout-vs-Schemetic）。7) 存儲(chǔ)版圖文件，供今后修改和重用。 c e c 通通 信信 工工 程程 系系 CMOS差動(dòng)放大器單元電路設(shè)計(jì)版圖的過(guò)程 VINVINQR1R2VDD4576301289MN1MN2MPS2MCS2MGCSMCF1MCF2MSF1MSF2OUT+OUT-圖8.16 畫(huà)L型金屬線作地線圖8.17 畫(huà)出兩只MCS3并將它們的柵、漏和源極互連 c e c 通通 信信 工工 程程 系系 VINVINQR1R2VDD4576301289MN1MN2MPS2MCS2MGCSMCF1MCF2MSF1MSF2OUT

23、+OUT-圖8.18 畫(huà)出兩只MN1并將它們的柵、漏和源極互連CMOS差動(dòng)放大器單元電路設(shè)計(jì)版圖的過(guò)程 c e c 通通 信信 工工 程程 系系 圖8.19 依次畫(huà)出R1、并聯(lián)的兩只MSF1和并聯(lián)的兩只MCF1 以及偏壓等半邊電路版圖VINVINQR1R2VDD4576301289MN1MN2MPS2MCS2MGCSMCF1MCF2MSF1MSF2OUT+OUT-CMOS差動(dòng)放大器單元電路設(shè)計(jì)版圖的過(guò)程 c e c 通通 信信 工工 程程 系系 CMOS差動(dòng)放大器單元電路設(shè)計(jì)版圖的過(guò)程VINVINQR1R2VDD4576301289MN1MN2MPS2MCS2MGCSMCF1MCF2MSF1M

24、SF2OUT+OUT-圖8.20 通過(guò)對(duì)圖8.19中半邊版圖對(duì)X軸作鏡像復(fù)制形成的完整版圖 c e c 通通 信信 工工 程程 系系 4. 版圖設(shè)計(jì)注意事項(xiàng)n 在正式用Cadence畫(huà)版圖之前，一定要先構(gòu)思，也就是要仔細(xì)想一想，每個(gè)管子打算怎樣安排，管子之間怎樣連接，最后的電源線、地線怎樣走。對(duì)于差分形式的電路結(jié)構(gòu)，最好在版圖設(shè)計(jì)時(shí)也講究對(duì)稱，這樣有利于提高電路性能。為了講究對(duì)稱，有時(shí)候需要把一個(gè)管子分成兩個(gè)，比如為差分對(duì)管提供電流的管子就可以拆成兩個(gè)、四個(gè)甚至更多。差分形式對(duì)稱的電路結(jié)構(gòu)，一般地線鋪在中間，電源線走上下兩邊，中間是大片的元件。n 當(dāng)采用的工藝有多晶硅和多層金屬時(shí)，布線的靈活性

25、很大。一般信號(hào)線用第一層金屬，信號(hào)線交叉的地方用第二層金屬，整個(gè)電路與外部焊盤(pán)的接口用第三層金屬。但也不絕對(duì)，比如說(shuō)某一條金屬線要設(shè)計(jì)允許通過(guò)的電流很大，用一條金屬線明顯很寬，就可以用兩條甚至三條金屬線鋪成兩層甚至三層，電流在每一層金屬線上流過(guò)去的量就小了二分之一。層與層是通過(guò)連接孔連接的，在可能的情況下適當(dāng)增加接觸孔數(shù)，確保連接的可靠性。 c e c 通通 信信 工工 程程 系系 4. 版圖設(shè)計(jì)注意事項(xiàng)（續(xù)）n 輸入和輸出最好分別布置在芯片兩端，例如讓信號(hào)從左邊輸入，右邊輸出，這樣可以減少輸出到輸入的電磁干擾。對(duì)于小信號(hào)高增益放大器，這一點(diǎn)特別重要，設(shè)計(jì)不當(dāng)會(huì)引起不希望的反饋，造成電路自激。

26、n 金屬連線的寬度是版圖設(shè)計(jì)必須考慮的問(wèn)題。鋁金屬線電流密度最大為0.8mA/m2，Metal1、Metal2厚0.7m,電流密度按0.56mA/m2設(shè)計(jì)，Metal3厚1.1m,按0.8mA/m2設(shè)計(jì)。當(dāng)金屬中流過(guò)的電流過(guò)大時(shí)，在金屬較細(xì)的部位會(huì)引起“電徙”效應(yīng)（金屬原子沿電流方向遷徙），使金屬變窄直到截?cái)?。因此，流過(guò)大電流的金屬連線應(yīng)該根據(jù)需要設(shè)定寬度。n 應(yīng)確保電路中各處電位相同。芯片內(nèi)部的電源線和地線應(yīng)全部連通，對(duì)于襯底應(yīng)該保證良好的接地。 c e c 通通 信信 工工 程程 系系 4 . 版圖設(shè)計(jì)注意事項(xiàng)（續(xù)）n 對(duì)高頻信號(hào)，盡量減少寄生電容的干擾，對(duì)直流信號(hào)，盡量利用寄生電容來(lái)旁路

27、掉直流信號(hào)中的交流成分從而穩(wěn)定直流。第一層金屬和第二層金屬之間，第二層金屬和第三層金屬之間均會(huì)形成電容。n 對(duì)于電路中較長(zhǎng)的走線，要考慮到電阻效應(yīng)。金屬、多晶硅分別有各自不同的方塊電阻值，實(shí)際矩形結(jié)構(gòu)的電阻值只跟矩形的長(zhǎng)寬比有關(guān)。金屬或多晶硅連線越長(zhǎng)，電阻值就越大。為防止寄生大電阻對(duì)電路性能的影響，電路中盡量不走長(zhǎng)線。 c e c 通通 信信 工工 程程 系系 4. 版圖設(shè)計(jì)注意事項(xiàng)（續(xù)）版圖設(shè)計(jì)注意事項(xiàng)（續(xù)）n MOS管的尺寸（柵長(zhǎng)、柵寬）是由電路模擬時(shí)候定下來(lái)的，畫(huà)MOS管時(shí)應(yīng)按照這些尺寸進(jìn)行。但是當(dāng)MOS管的柵寬過(guò)大時(shí)，為了減小柵電阻和柵電容對(duì)電路性能的影響，我們需要減小每個(gè)MOS管的柵

28、寬，為達(dá)到的所需的總柵寬可以采用并聯(lián)的方式。另外，對(duì)于NMOS管，我們應(yīng)當(dāng)充分保證其襯底接地，而PMOS管應(yīng)當(dāng)保證其襯底充分接高電平，特別MOS管流過(guò)大電流時(shí)，應(yīng)該在管子周圍形成隔離環(huán)進(jìn)行保護(hù)。n 電阻可以用不同的材料形成，可選擇性很大，需要設(shè)計(jì)者進(jìn)行選擇。比如根據(jù)的所需電阻值的大小，阻值的精確度，電阻的面積等來(lái)確定選用何種電阻。對(duì)于電阻寬度，我們也需要考慮，保證可以流過(guò)足夠大的電流，防止電阻被燒壞。n 可能整個(gè)電路的有效面積僅僅占整個(gè)芯片面積的很小一部分，因此對(duì)于芯片中的空閑面積，可以盡量設(shè)計(jì)成電容，利用這些電容來(lái)旁路外界電源和地對(duì)電路性能的影響。 c e c 通通 信信 工工 程程 系系 n 力求層次化設(shè)計(jì)。即按功能將版圖劃分為若干子單元，每個(gè)子單元又可能包含若干子單元，從最小的子單元進(jìn)行設(shè)計(jì)，這些子單元又被調(diào)用完成較大單元的設(shè)計(jì)，這種方法大大減少了設(shè)計(jì)和修改的工作量，且結(jié)構(gòu)嚴(yán)謹(jǐn)、層次清晰。n 圖形應(yīng)盡量簡(jiǎn)捷，避免不必要的多邊形，對(duì)連接在一起的同一層應(yīng)盡量合并，這不僅可減小版圖的數(shù)據(jù)存儲(chǔ)量，而且使版圖一目了然。n 設(shè)計(jì)者在構(gòu)思版圖結(jié)構(gòu)時(shí)，除要考慮版圖所占的面積、輸入和輸出的合理分布、減小不必要的寄生效應(yīng)還應(yīng)力求版圖與電路原理框圖保持一致(必要時(shí)修改框圖畫(huà)法)，并力求版圖美觀大方(利用適當(dāng)空間添加標(biāo)識(shí)符)。4. 版圖設(shè)計(jì)注意事項(xiàng)（續(xù)）版