電工與電子技術(shù)基礎(chǔ)電子教案——第九章 數(shù)字電路簡(jiǎn)介03

1、第九章第九章 數(shù)字電路簡(jiǎn)介數(shù)字電路簡(jiǎn)介第二節(jié)第二節(jié) 邏輯門(mén)電路邏輯門(mén)電路 第二節(jié)第二節(jié) 邏輯門(mén)電路邏輯門(mén)電路【教學(xué)目標(biāo)教學(xué)目標(biāo)】 1了解復(fù)合邏輯電路工作原理， 2 掌握與非門(mén)邏輯功能及邏輯符號(hào) 3了解TTL與CMOS集成電路區(qū)別及其參數(shù)、特點(diǎn)【教學(xué)重點(diǎn)教學(xué)重點(diǎn)】 復(fù)合邏輯門(mén)的功能及符號(hào)復(fù)合邏輯門(mén)的功能及符號(hào) 【教學(xué)難點(diǎn)教學(xué)難點(diǎn)】 復(fù)合邏輯門(mén)工作原理 二、復(fù)合邏輯門(mén)二、復(fù)合邏輯門(mén) 1.與非門(mén)與非門(mén) 練習(xí)：寫(xiě)出圖示電路表達(dá)式及真值表，試歸納出邏 輯功能。動(dòng)畫(huà)演示：電路的組成BAY1Y （1）與非門(mén)邏輯表達(dá)式 讀作Y等于AB非。二、復(fù)合邏輯門(mén)二、復(fù)合邏輯門(mén)ABY （2）與非門(mén)邏輯真值表 學(xué)生填寫(xiě) A

2、 B Y 0 0 0 1 1 0 1 1 3 .邏輯符號(hào)邏輯符號(hào) 4 .邏輯功能：邏輯功能： 有0出1 全1出0二、復(fù)合邏輯門(mén)二、復(fù)合邏輯門(mén) 2.或非門(mén)或非門(mén) 練習(xí)：寫(xiě)出下圖邏輯表達(dá)式，根據(jù)式子列出真 值表，并歸納出邏輯功能。二、復(fù)合邏輯門(mén)二、復(fù)合邏輯門(mén) （1）或非門(mén)邏輯表達(dá)式讀作Y等于A加B非 。BAY（2）或非門(mén)真值表（學(xué)生填寫(xiě)） A B Y 0 0 0 1 1 0 1 1二、復(fù)合邏輯門(mén)二、復(fù)合邏輯門(mén) （3）邏輯符號(hào) （4）邏輯功能： 有1出0 全0出1二、復(fù)合邏輯門(mén)二、復(fù)合邏輯門(mén) 1. 1. 集成電路分類(lèi)集成電路分類(lèi)集成電路按照器件的種類(lèi)可分為兩大類(lèi):一類(lèi)是普通三極管型，簡(jiǎn)稱(chēng)TTL電路；

3、另一類(lèi)是場(chǎng)效應(yīng)管型，簡(jiǎn)稱(chēng)MOS電路。表9-6列出了我國(guó)常用的主要系列產(chǎn)品。三、集成邏輯門(mén)電路三、集成邏輯門(mén)電路 2. TTL集成邏輯門(mén)電路舉例集成邏輯門(mén)電路舉例三、集成邏輯門(mén)三、集成邏輯門(mén) 以TTL與非門(mén)為例說(shuō)明。（1）外特性及邏輯功能 TTL集成邏輯門(mén)電路簡(jiǎn)稱(chēng)TTL集成電路。TTL集成電路目前大都采用雙列直插外形封裝。圖9-10(a)是CT74LS00的實(shí)物外形圖;圖9-10(b)是它的外引線(xiàn)(又稱(chēng)引腳)分布編號(hào)及 邏輯功能示意圖。 三、集成邏輯門(mén)三、集成邏輯門(mén)TTL與非門(mén)引線(xiàn)及管腳分布圖 三、集成邏輯門(mén)三、集成邏輯門(mén)TTL集成電路雙列直插式封裝 集成電路外引線(xiàn)的編號(hào)判斷方法編號(hào)判斷方法是：

4、將集成塊正面(有型號(hào)標(biāo)志的一面)朝上，引腳朝下，把半圓形凹口標(biāo)志置于左端，由左下角起按逆時(shí)針?lè)较蛴上露弦来螢閘、2、3、14，如圖9-10(b)所示。不論何種產(chǎn)品，電源VCC，（MOS系列用VDD表示)均安排在左上角最邊的一條外引線(xiàn)上；地線(xiàn)GND(MOS系列用VSS表示)均安排在右下腳最邊一條外引線(xiàn)上。 三、集成邏輯門(mén)三、集成邏輯門(mén) CMOS4-2與非門(mén)集成電路管腳引線(xiàn)圖與非門(mén)集成電路管腳引線(xiàn)圖三、集成邏輯門(mén)三、集成邏輯門(mén) 小規(guī)模小規(guī)模TTL門(mén)與門(mén)與MOS門(mén)有以下相同點(diǎn)和不同點(diǎn)：門(mén)有以下相同點(diǎn)和不同點(diǎn)： 三、集成邏輯門(mén)三、集成邏輯門(mén)（1）相同處 兩類(lèi)集成塊的外引線(xiàn)編號(hào)順序相同；CC4011與

5、74LS00是同類(lèi)門(mén)。同類(lèi)門(mén)的邏輯關(guān)系相同，即同類(lèi)門(mén)的邏輯符號(hào)、邏輯功能、真值表及表達(dá)式是相同的。(2)不同處不同處 同類(lèi)門(mén)型號(hào)不同，外引線(xiàn)排列不同；表示電源電壓和地線(xiàn)的文字符號(hào)不同。TTL門(mén)分別用VCC和GND表示，而MOS門(mén)分別用VDD和VSS表示。 集成電路參數(shù)集成電路參數(shù)輸出高電平UOH和輸出低電平UOL 輸出高電平時(shí)要求輸出電壓足夠高，輸出低電平時(shí)要求輸出電壓足夠低。例如，TTL與非門(mén)VCC=5V時(shí)，規(guī)定UOH 2.7V、UOL0.5V便認(rèn)為合格。通常約定UOH3.4V，UOL0.3V。輸入高電子UIH和輸入低電平UIL UIH是指輸入高電平最低值，即輸入電壓uIUIH時(shí)才算輸入高電

6、平UIL是指輸入低電平的最高值，即uIUIL時(shí)才算輸入低電平。例如，TTL與非門(mén)規(guī)定：UOH2V、UIL0.8V。 三、集成邏輯門(mén)三、集成邏輯門(mén) 輸出高電平電流IOH和輸出低電平電流IOL IOH是輸出高電平時(shí)流出電流的極限值，如果超出這個(gè)極限值，輸出就不再是高電平。IOL是輸出為低電平時(shí)流人電流的極限值，如果超出這個(gè)極限值，輸出就不再是低電平。傳輸延遲時(shí)間tPLH和tPHL 與非門(mén)工作時(shí)，輸出信號(hào)相對(duì)于輸入信號(hào)有一定的時(shí)間延遲。tPHL是輸出高電平到低電平的傳輸延遲時(shí)間，tPLH是輸出低電平到高電平的延遲時(shí)間，二者的平均值稱(chēng)為平均傳輸延遲時(shí)間tpd。tpd是表示門(mén)電路開(kāi)關(guān)速度的一個(gè)參數(shù)。 三、集成邏輯門(mén)三、集成邏輯門(mén) 【課堂練習(xí)課堂練習(xí)】 1、試畫(huà)出3輸入端與非門(mén)、或非門(mén)邏輯符號(hào)，列出其真值表、邏輯表達(dá)式 第二節(jié)第二節(jié) 邏輯門(mén)電路邏輯門(mén)電路 【課堂小結(jié)課堂小結(jié)】 一、與非門(mén)、或非門(mén)邏輯功能 1邏