Cortex微控制器軟件接口標(biāo)準(zhǔn)ppt課件

1、張國琛武漢理工大學(xué) UP研發(fā)中心 CMSIS簡介 CMSIS架構(gòu) CMSIS文件構(gòu)造 CMSIS支持的工具鏈 CMSIS中的中斷定義 CMSIS中的編程商定 CMSIS實(shí)例 總結(jié)Cortex微控制器軟件接口規(guī)范Cortex Microcontroller Software Interface Standard是ARM和一些編譯器廠家以及半導(dǎo)體廠家共同遵照的一套規(guī)范，是由ARM提出，專門針對CORTEX-M系列的規(guī)范。在該規(guī)范的商定下，ARM和芯片廠商會提供一些通用的API接口來訪問CORTEX內(nèi)核以及一些公用外設(shè)，以減少改換芯片以及開發(fā)工具等移植任務(wù)所帶來的金錢以及時(shí)間上的耗費(fèi)。只需都是基于M

2、3的芯片，代碼均是可以復(fù)用的。 根據(jù)近期的研討調(diào)查，發(fā)如今嵌入式開發(fā)領(lǐng)域，軟件的破費(fèi)在不斷提高，相反硬件的破費(fèi)卻逐年降低，因此嵌入式領(lǐng)域的公司，越來越把精神放到了軟件上，但軟件在改換芯片或是開發(fā)工具的更新?lián)Q代中，代碼的重用性不高，隨著CORTEX-M3處置器大量投放市場，ARM認(rèn)識到建立一套軟件開發(fā)規(guī)范的重要性，因此CMSIS應(yīng)運(yùn)而生。 CMSIS可以分為以下3個(gè)根本功能層 核內(nèi)外設(shè)訪問層 Core Peripheral Access Layer (CPAL) 中間件訪問層 Middleware Access Layer (MWAL) 設(shè)備訪問層 Device Peripheral Acces

3、s Layer (DPAL) CMSIS的架構(gòu)如以下圖所示：Core Peripheral Access Layer (CPAL) 該層用來定義一些該層用來定義一些CORTEX-M處置器內(nèi)部的一些存放器地址以及處置器內(nèi)部的一些存放器地址以及功能函數(shù)。如對內(nèi)核存放器，功能函數(shù)。如對內(nèi)核存放器，NVIC，調(diào)試子系統(tǒng)的訪問。一些對特，調(diào)試子系統(tǒng)的訪問。一些對特殊用途存放器的訪問被定義成內(nèi)聯(lián)函數(shù)或是內(nèi)嵌匯編的方式。殊用途存放器的訪問被定義成內(nèi)聯(lián)函數(shù)或是內(nèi)嵌匯編的方式。 該層的實(shí)現(xiàn)由該層的實(shí)現(xiàn)由ARM提供。提供。Middleware Access Layer (MWAL) 該層定義訪問中間件的一些通用該

4、層定義訪問中間件的一些通用API，該層也由，該層也由ARM擔(dān)任實(shí)現(xiàn)，但擔(dān)任實(shí)現(xiàn)，但芯片廠商需求根據(jù)本人的設(shè)備特性進(jìn)展更新。目前該層仍在開發(fā)中，芯片廠商需求根據(jù)本人的設(shè)備特性進(jìn)展更新。目前該層仍在開發(fā)中，還沒有更進(jìn)一步的音訊。還沒有更進(jìn)一步的音訊。Device Peripheral Access Layer (DPAL) 該層和該層和CPAL層類似，用來定義一些硬件存放器的地址以及對外設(shè)層類似，用來定義一些硬件存放器的地址以及對外設(shè)的訪問函數(shù)。另外芯片廠商還需求對異常向量表進(jìn)展擴(kuò)展，以實(shí)現(xiàn)對的訪問函數(shù)。另外芯片廠商還需求對異常向量表進(jìn)展擴(kuò)展，以實(shí)現(xiàn)對本人設(shè)備的中斷處置。該層可援用本人設(shè)備的中斷處

5、置。該層可援用CPAL層定義的地址和函數(shù)，該層層定義的地址和函數(shù)，該層由詳細(xì)的芯片廠商提供。由詳細(xì)的芯片廠商提供。 CMSIS首先對文件名的定義給出了規(guī)范 core_cm3.h Cortex-M3 global declarations and definitions, static function definitions core_cm3.c Cortex-M3 global definitions .h Top-level header file (device specific). To be included by application code.Includes core_cm3

6、.h and system_.h system_.h Device specific declarations system_.c Device specific definitions, e.g. SystemInit() 運(yùn)用程序只需包含.h 即可。 以STM32為例，來看下相關(guān)的文件名定義，以及它們的相互關(guān)系。 由于CORTEX-M3有一些可選硬件如MPU，在中包含core_cm3.h和system_.h時(shí)需留意以下一點(diǎn)，以STM32.h為例。/* Configuration of the Cortex-M3 Processor and Core Peripherals */#defin

7、e _MPU_PRESENT 0 /*! STM32 does not provide a MPU present or not*/#define _NVIC_PRIO_BITS 4 /*! STM32 uses 4 Bits for the Priority Levels */#define _Vendor_SysTickConfig 0 /*! Set to 1 if different SysTick Config is used */#include core_cm3.h /* Cortex-M3 processor and core peripherals */#include sy

8、stem_stm32.h /* STM32 System */即需定義以上三個(gè)宏之后，在包含相應(yīng)的頭文件，由于這些頭文件中用到了這些宏。留意：假設(shè)_Vendor_SysTickConfig 被定義為1，那么在cm3_core.h中定義的SysTickConfig()將不被包含，因此廠商必需在中給以實(shí)現(xiàn)。CMSIS目前支持三大主流的工具鏈，即ARM RealView (armcc), IAR EWARM (iccarm), and GNU Compiler Collection (gcc). 在core_cm3.h中有如下定義： /* define compiler specific symbo

9、ls */ #if defined ( _CC_ARM ) #define _ASM _asm /*! asm keyword for armcc */ #define _INLINE _inline /*! inline keyword for armcc */ #elif defined ( _ICCARM_ ) #define _ASM _asm /*! asm keyword for iarcc */ #define _INLINE inline /*! inline keyword for iarcc. Only avaiable in High optimization mode!

10、 */ #define _nop _no_operation /*! no operation intrinsic in iarcc */ #elif defined ( _GNUC_ ) #define _ASM asm /*! asm keyword for gcc */ #define _INLINE inline /*! inline keyword for gcc #endif CMSIS要求定義的API以及編碼與MISRA- C 2004規(guī)范兼容。MISRA-C是由Motor Industry Software Reliability Association提出的，意在添加代碼的平

11、安性，該規(guī)范提出了一些規(guī)范。 如Rule 12. 不同名空間中的變量名不得一樣。 Rule 13. 不得運(yùn)用char, int, float, double, long等根本類型，應(yīng)該用本人定義的類型顯示表示類型的大小，如CHAR8, UCHAR8, INT16, INT32, FLOAT32, LONG64, ULONG64等。 Rule 37. 不得對有符號數(shù)施加位操作，例如 1 4 將被制止，必需寫 1UL 4; 中斷號的定義，在中typedef enum IRQn/* Cortex-M3 Processor Exceptions Numbers *、NonMaskableInt_IRQ

12、n = -14, /*! 2 Non Maskable Interrupt */MemoryManagement_IRQn = -12, /*! 4 Cortex-M3 Memory Mgmt Interrupt */BusFault_IRQn = -11, /*! 5 Cortex-M3 Bus Fault Interrupt */UsageFault_IRQn = -10, /*! 6 Cortex-M3 Usage Fault Interrupt */SVCall_IRQn = -5, /*! 11 Cortex-M3 SV Call Interrupt */DebugMonitor_I

13、RQn = -4, /*! 12 Cortex-M3 Debug Monitor Interrupt */PendSV_IRQn = -2, /*! 14 Cortex-M3 Pend SV Interrupt */SysTick_IRQn = -1, /*! 15 Cortex-M3 System Tick Interrupt */* Device specific Interrupt Numbers */UART_IRQn = 0, /*!AIRCR, GPIOB, LDMIAEQ外設(shè)訪問函數(shù)以及中斷和中斷處置函數(shù)用大小寫“CamelCase定義例如：SysTickConfig(),Deb

14、ugMonitor_IRQn對一些外設(shè)的操作函數(shù)前面講相應(yīng)的前綴例如：ITM_SendChar(),NVIC_SystemReset()2.注釋/* brief Enable Interrupt in NVIC Interrupt Controller* param IRQn_Type IRQn specifies the interrupt number* return none* Enable a device specific interupt in the NVIC interrupt controller.* The interrupt number cannot be a negative value.*/#include stm32.h#include main.hvolatile unsigned int seconds=0;int main(void) SystemInit();