《計算機組成原理》考試復(fù)習(xí)題(DOC)

1、1福師 09 秋學(xué)期計算機組成原理考試復(fù)習(xí)題一本復(fù)習(xí)題頁碼標(biāo)注所用教材為：計算機組成原理（第 2 2 版）3838主唐朔飛20082008 年 1 1 月第 2 2 版高等教育岀版社書如學(xué)員使用其他版本教材，請參考相關(guān)知識點一、單項選擇題（每小題 2 分，共 20 分）1 現(xiàn)代計算機的運算器一般通過總線結(jié)構(gòu)來組織，在下面的總線結(jié)構(gòu)運算器 中，單總線結(jié)構(gòu)的操作速度最慢，而（）的操作速度最快。A.雙總線結(jié)構(gòu) B多總線結(jié)構(gòu) C 單總線結(jié)構(gòu) D 三總線結(jié)構(gòu)考核知識點：總線結(jié)構(gòu)，參見P522、 微型計算機的分類通常以微處理器的（）來劃分。A.芯片名B 寄存器數(shù)目C字長 D 規(guī)格考核知識點：微型計算機的分

2、類，參見P233、目前的計算機中，代碼形式是（）。A. 指令以二進制形式存放，數(shù)據(jù)以十進制形式存放。B. 指令以十進制形式存放，數(shù)據(jù)以二進制形式存放。C. 指令和數(shù)據(jù)都以二進制形式存放。D. 指令和數(shù)據(jù)都以十進制形式存放。考核知識點：機器指令，參見P3004、完整的計算機系統(tǒng)應(yīng)包括（）。A. 運算器 存儲器 控制器B. 外部設(shè)備和主機C. 主機和應(yīng)用程序D. 配套的硬件設(shè)備和軟件系統(tǒng)考核知識點：計算機的基本組成，參見P85、下列數(shù)中最大的是（）。A. （10010101）2= 149B. （227）8=151C. （96）16=150D. （143）10考核知識點：各種進位制，參見P2936、

3、 在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，由（）完成地址映射。A. 程序員B. 編譯器2C. 裝入程序D. 操作系統(tǒng)考核知識點：虛擬存儲器，參見P1177、由于 CPU 內(nèi)部的操作速度較快，而 CPU 訪問一次主存所花的時間較長，因 此機器周期通常用（）來規(guī)定。A.主存中讀取一個指令字的最短時間B.主存中讀取一個數(shù)據(jù)字的最長時間C.主存中寫入一個數(shù)據(jù)字的平均時間D.主存中取一個數(shù)據(jù)字的平均時間考核知識點：機器周期概念，參見 P3758 水平型微指令的特點是（）。A. 次可以完成多個操作B. 微指令的操作控制字段不進行編碼C. 微指令的格式簡短D. 微指令的格式較長考核知識點：水平微指令的特點，參見P

4、4119、描述流水 CPU 基本概念中，正確表述的句子是（）。A.流水 CPL 是以空間并行性為原理構(gòu)造的處理器B.流水 CPU 一定是 RISC 機器C. 流水 CPU 一定是多媒體 CPUD. 流水 CPU 是一種非常經(jīng)濟而實用的時間并行技術(shù)考核知識點：CPU 的基本概念，參見 P33710、DMA 方式的接口電路中有程序中斷部件，其作用是（）。A. 實現(xiàn)數(shù)據(jù)傳送B. 向 CPL 提出總線使用權(quán)C. 向 CPL 提出傳輸結(jié)束D. 發(fā)中斷請求考核知識點：DMA 勺原理，參見 P204二、改錯題（針對各題的題意，改正其錯誤或補充其不足。每題2 分，10 分）1、 1KB=1000 字 節(jié)。=1

5、024 字節(jié)考核知識點：存儲單位基本概念，參見P722、 主存儲器和CPU之間增加高速緩沖存儲器的目的是擴大 CPU中通用寄存器 的數(shù)量。目的是解決 CPU 和主存之間的速度匹配問題考核知識點：高速緩沖存儲器，參見P10933、 運算器的功能就是執(zhí)行加、減、乘、除四則運算。運算單元（ALU ）的基本功能為加、減、乘、除四則運算，與、或、非、 異或等邏輯操作，以及移位、求補等操作。考核知識點：運算器的功能，參見P94、已知 x=0.1011，那么-X補為 1.0101，x/2補為 0.11011。x/2補為 0.01011考核知識點：補碼的計算，參見P2215、加法器是構(gòu)成運算器的基本部件，為提

6、高運算速度，運算器一般采用串行 加法器。運算器一般采用并行加法器。考核知識點：運算器件，參見P283三、名詞解釋（每題 4 分，共 20 分）1、溢出溢出就是超出了機器數(shù)所能表示的數(shù)據(jù)范圍考核知識點：數(shù)的表示，參見P2282、DMADMA 即直接存儲器存取，是一種快速傳送數(shù)據(jù)的機制。數(shù)據(jù)傳遞可以從適配卡到內(nèi)存，從內(nèi)存到適配卡或從一段內(nèi)存到另一段內(nèi)存。DMA 技術(shù)的重要性在于，利用它進行數(shù)據(jù)傳送時不需要 CPU 的參與。工作步驟: 首先由外部設(shè)備發(fā)出 DMA 專送請求信號，或通過程序?qū)?DMA!道請求觸發(fā)器置 1； 如果有 2 個以上 DMA 通道請求信號有效，8237A 的優(yōu)先權(quán)編碼器和裁決器

7、裁決出優(yōu)先 級最高的DMA!道；DMA 通過 HOLD!號向 CPU 發(fā)出總線請求；CPU 完成當(dāng)前總線周期以后，回送HLDA 信號，同時讓出總線權(quán)；DMA 獲取總線，驅(qū)動 DACK 言號有效，該信號通常用做I/O 通道的片選擇信號，DMA 的控制信號 MEMR 和 I/0W#，或 I0R#和 MEMW#對有效，控制存儲器和 I/O 通道之間的數(shù)據(jù) 傳送。如果是存儲器到存儲器之間的傳送，一般需要占用2 個 DMAI道。DMA 傳送完畢以后，送出 EOP 信號，使 DACK 言號無效，HRQ 言號無效，DMA 釋放總線?？己酥R點：DMA 的工作原理，參見 P2023、機器指令的格式一條指令實際

8、上包括兩種信息即操作碼和地址碼。操作碼（Operati on Code ，OP 用來表4示該指令所要完成的操作（如加、減、乘、除、數(shù)據(jù)傳送等），其長度取決于指令系統(tǒng)中的指令條數(shù)。地址碼用來描述該指令的操作對象，它或者直接給出操作數(shù)，或者指出操作數(shù)的存儲器地址或寄存器地址（即寄存器名）。操作碼+操作數(shù)的地址+操作結(jié)果的存儲地址+下條指令的地址 考核知識點：機器指令的格式，參見P3004、指令周期CPU 從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。考核知識點：指令周期的概念，參見P3425、RISCRISC （精簡指令集計算機）是一種執(zhí)行較少類型計算機指令的微處理器 考核知識點：RISC 技術(shù)，參

9、見 P326四、簡答題（每題 5 分，共 20 分）1、Cache 有哪三種基本映像方式？各自優(yōu)缺點是什么？Cache 有三種映像方式：全相聯(lián)映像方式，直接映像方式，多路組相聯(lián)映像方式。全相聯(lián)映像方式 是指主存中任一個字（字塊）可以寫入Cache 中的任何一個字（字塊）中。其優(yōu)點是有最大的靈活性。缺點是要確定讀的信息是否在Cache 中，必須用原本讀主存的地址與整個 Cacha 每一個單元的標(biāo)志字段比較，電路過于復(fù)雜，成本較高。直接映像方式是指主存的一個字（字塊）只能映像到 Cache 的字和字塊中。優(yōu)點是要確 定讀的信息是否在 Cache 中時原本讀主存的地址與標(biāo)志字段比較的線路簡單，成本低

10、； 缺點是 Cache 的使用缺乏靈活性，影響命中率。多路組相聯(lián)映相方式是對全相聯(lián)映相方式和直接映像方式的一種折中的處理方案。它與 直接相聯(lián)映像方式的區(qū)別在于每個主存字塊可以從多個（例如2, 4, 8 個，而不是一個）體中選擇其一完成寫入 Cache 的操作，它與全相聯(lián)映像的類同之處是把一個主存字寫進 Cache 時，可以在 Cache 的多個（而不是任何一個）個體中選擇。既有較高的命中率，又 使比較線路也不會太復(fù)雜。考核知識點：高速緩沖存儲器，參見P1172、簡述浮點運算器的作用，它由哪幾部分組成?答答浮點運算黯是主憂用于対計算機內(nèi)的浮點數(shù)逬行運算的部件浮點運算黯是主憂用于対計算機內(nèi)的浮點數(shù)

11、逬行運算的部件， 浮點數(shù)通常由階碼和浮點數(shù)通常由階碼和 尾數(shù)兩尾數(shù)兩部分組成部分組成. .階碼是整數(shù)形式的階碼是整數(shù)形式的，尾數(shù)是定點小數(shù)形式的尾數(shù)是定點小數(shù)形式的* *這兩部分執(zhí)行的操柞不盡相這兩部分執(zhí)行的操柞不盡相 同同，因此因此，浮點浮點運算器總是由社理階碼和處理尾數(shù)的這樣兩部分邏輯線路組成口運算器總是由社理階碼和處理尾數(shù)的這樣兩部分邏輯線路組成口5考核知識點：浮點運算器，參見P2803、試比較基址尋址和變址尋址?？己酥R點：尋址方式，參見P3104、舉出 CPU 中 6 個主要寄存器的名稱及功能。指令寄存器 IR，存放從 CPU 賣出的指令數(shù)據(jù)寄存器 DR 暫時存放 CPU 從主存讀來

12、的一條指令或一個數(shù)據(jù)字地址寄存器 AR 用于保存 CPU 當(dāng)前要訪問的主存單元或I/O 端口地址程序計數(shù)器 PC,用于確定下一條指令在主存中的地址累加寄存器 AC,為算數(shù)邏輯單元提供一個操作數(shù)，并用來輸出操作結(jié)果狀態(tài)寄存器 PSW 保存運算和測試的狀態(tài)結(jié)果考核知識點：CPU 的寄存器，參見 P338五、計算題(10 分)設(shè)機器字長為 8 位(含 1 位符號位)，用補碼運算規(guī)則計算：A=11/64 , B=-15/32 ,求 A+B考核知識點：補碼運算，參見P234-P274A= (1011)2/26,所以將 1011 小數(shù)點左移 6 位，即可得 A= (0.001011)2000六、設(shè)計題(每

13、題 10 分，共 20 分)1、設(shè)有一個具有 20 位地址和 32 位字長的存儲器，問：(1) 如果存儲器由 512kX8 位 SRAM 芯片組成，需要多少片？(2) 需要多少位地址作芯片選擇？(3) 畫出存儲體的組成框圖。(1) .(220/219)*(32/8)=2*4=8 片(2) .需要 1 位地址線作芯片選擇(3) .很簡單，省略考核知識點：存儲器的容量擴展及其與CPU 的連接，參見 P9162、機有五個中斷源 L。、Li、L2、L3、L4,按中斷響應(yīng)的優(yōu)先次序由高向低排序 為LofLifL2fL3L4,現(xiàn)要求中斷處理次序為 LifL4fLofL3L2,根據(jù)下 示格式，請寫出各中斷源

14、的屏蔽字。中斷源屏蔽字12345LoLiL2L3L4考核知識點：中斷系統(tǒng)，參見P358設(shè)屏蔽位為“1 1 時表示對應(yīng)的中斷源被屏蔽，屏蔽字排列如下:中斷源屏蔽字0 01 12 23 34 4L0L01 11 10 00 00 0LiLi0 01 10 00 00 0L2L21 11 11 11 10 0L3L31 11 10 01 10 0L L 4 41 11 11 11 11 17福師 09 秋學(xué)期計算機組成原理考試復(fù)習(xí)題二一、單項選擇題（每小題 2 分，共 20 分）1 馮諾伊曼機工作方式的基本特點是（）。A. 多指令流單數(shù)據(jù)流B. 按地址訪問并順序執(zhí)行指令C. 堆棧操作D. 存儲器按內(nèi)

15、容選擇地址考核知識點：馮諾伊曼機，參見P82、 微型計算機的分類通常以微處理器的（）來劃分。A.芯片名B .寄存器數(shù)目C字長 D .規(guī)格考核知識點：微型計算機的分類，參見P233、 將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，以取得有價值的信息，我們稱其為（ ）A.數(shù)據(jù)處理 B .輔助設(shè)計C .實時控制 D .數(shù)值計算考核知識點：計算機的應(yīng)用，參見P284、虛擬存儲器是建立在多層次存儲結(jié)構(gòu)上，用來解決（）的問題A.存儲 B .外存C .主存容量不足 D .外存容量不足考核知識點：存儲器的層次結(jié)構(gòu)，參見P705、計算機的存儲器系統(tǒng)是指（）。A. RAM 存儲器B. ROM 存儲器C. 主存儲器D. 主存儲器

16、和外存儲器考核知識點：存儲器系統(tǒng)基本概念，參見P686、 一個 16KX32 位的存儲器，其地址線和數(shù)據(jù)線的總和是（）。A. 48B. 46C. 36D. 328考核知識點：系統(tǒng)總線，參見 P437、某機字長 32 位，存儲容量 1MB 若按字編址，它的尋址范圍是（）A. 1MBB. 512KBC. 256KD. 256KB考核知識點：系統(tǒng)總線，參見 P438 常用的虛擬存儲系統(tǒng)由（）兩級存儲器組成。A. 主存一輔存B. 快存一主存C快存一輔存D.通用寄存器一主存考核知識點：高速緩沖存儲器，參見P1099、存儲字長是指（）。A. 存放在一個存儲單元中的二進制代碼組合B. 存放在一個存儲單元中的

17、二進制代碼位數(shù)C. 存儲單元的個數(shù)D. 機器指令的位數(shù)考核知識點：存儲字長概念，參見P6810、集中式總線控制中，（）方式對電路故障最敏感。A. 鏈式查詢B. 計數(shù)器定時查詢C. 獨立請求D. 總線式考核知識點：總線仲裁，參見 P57二、改錯題（針對各題的題意，改正其錯誤或補充其不足。每題2 分，10 分）1、在計算機系統(tǒng)中，除 CPU 外的其它部件和設(shè)備都稱為外圍設(shè)備?？己酥R點：計算機的組成，參見P82、單總線結(jié)構(gòu)系統(tǒng)是指：各大功能部件之間用一根信號線連接。考核知識點：單總線結(jié)構(gòu)，參見P523、在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，一般由裝入程序完成地址映射?？己酥R點：虛擬存儲器，參見P10

18、994、在寄存器尋址方式中，指定寄存器中存放的是操作數(shù)地址。考核知識點：尋址方式，參見P3105、加法器是構(gòu)成運算器的基本部件，為提高運算速度，運算器一般采用串行 加法器?？己酥R點：運算器件，參見P283三、名詞解釋（每題 4 分，共 20 分）1 鏈式查詢方式鏈式查詢方式：用 3 3 條控制線進行控制：BSBS（總線忙）; ;BRBR（總線講求）; ;BGBG（總線允許）. .特征: :將 BGBG 串行地從一部件（I/OI/O 接口）送到下一個部件，直到到達有請求的部件為止. .優(yōu)先權(quán)位置：離總線控制器最近的部件具有最高使用權(quán)，離它越遠，優(yōu)先權(quán)越低. .電路: :鏈式查詢靠接口的優(yōu)先權(quán)排

19、隊電路實現(xiàn). .考核知識點：總線控制，參見P572、Cache高速緩沖存儲器 一種特殊的存儲器子系統(tǒng)，其中復(fù)制了頻繁使用的數(shù)據(jù)以利于快速訪問。存儲器的高速緩沖存儲器存儲了頻繁訪問的RAM 位置的內(nèi)容及這些數(shù)據(jù)項的存儲地址。當(dāng)處理器引用存儲器中的某地址時，高速緩沖存儲器便檢查是否存有該地址。如 果存有該地址，則將數(shù)據(jù)返回處理器；如果沒有保存該地址，則進行常規(guī)的存儲器訪問。因為高速緩沖存儲器總是比主RAM 存儲器速度快，所以當(dāng)RAM 的訪問速度低于微處理器的速度時，常使用高速緩沖存儲器?？己酥R點：Cache，參見 P1173、程序中斷方式當(dāng)主機啟動外設(shè)后，無需等待查詢，而是繼續(xù)執(zhí)行原來的程序，外

20、設(shè)在做好輸入輸岀準備時，向主機發(fā)岀中斷請求，主機接到請求后就暫時中止原來執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空埱筮M行處理，在中斷處理完畢后返回原來的程序繼續(xù)執(zhí)行。顯然，程序中斷不僅適用于外部設(shè)備的輸入輸岀操作，也適用于對外界發(fā)生的隨機事件的處理。程序中斷在信息交換方式中處理最重要的地位，它不僅允許主機和外設(shè)同時并行工作，并且允許一臺主機管理多臺外設(shè)，使它們同時工作。但是完成一次程序中斷還需要許多輔助操作，當(dāng)外設(shè)數(shù)目較多時，中斷請求過分頻繁，可能使CPUCPU 應(yīng)接不暇；另外，對于一些高速外設(shè)，由于信息交換是成批的，如果處理不及時，可能會造成信息丟失，因此，它主要適用于中、低速外設(shè)?？己酥R點

21、：程序中斷方式，參見P194104、變址尋址在通用寄存器中，有些寄存器可作為變址寄存器。把變址寄存器的內(nèi)容（通常是首地址）與指令地址碼部分給岀的地址（通常是位移量）之和作為操作數(shù)的地址來獲得所需要的操作數(shù)就稱為 變址尋址?？己酥R點：尋址方式，參見P3105、CISC復(fù)雜指令集計算機考核知識點：CISC 參見 P333四、簡答題（每題 5 分，共 20 分）1、簡述總線的串行傳送、并行傳送、復(fù)用傳送三種基本信息傳輸方式的特點。當(dāng)信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送。在串行傳送時，按順序來傳送表示一個數(shù)碼的所有二進制位的脈沖信號，每次一位，通常以第一個脈沖信號表示數(shù)碼的最低有效位

22、，最后一個 脈沖信號表示數(shù)碼的最高有效位。串行傳送的優(yōu)點只需要一條傳輸線，成本比較低廉。用并行方式傳送二進制信息時，對每個數(shù)據(jù)位都需要單獨一條傳輸線。并行傳送一般采用電位傳送。分時傳送的概念之一是總線復(fù)用方式：某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。分時傳送的另一個概念是共享總線的部件分時使用總線所謂復(fù)用傳送就是指多個用戶共享公用信道的一種機制，目前最常見的主要有時分多路復(fù)用、頻分多路復(fù)用和碼分多路復(fù)用等，優(yōu)點在于：為了各子系統(tǒng)的信息能有效及時的被傳送，為了不至于彼此間的信號相互干擾和避免物理空間上過于擁擠 ，復(fù)用傳送又分為時分多路復(fù)用（TDMATDMA 頻分多路復(fù)用（FDMAFDMA碼分

23、多路復(fù)用（CDMCDM）考核知識點：總線的基本概念，參見P412、動態(tài) MOS 存儲器為什么要刷新？常用的刷新方式有哪幾種？動態(tài) MOS 存儲單元存儲信息的原理，是利用MOS 管柵極電容具有暫時存儲信息的作用。但由于漏電流的存在，柵極電容上存儲的電荷不可能長久保持不變，因此為了及時補充 漏掉的電荷，避免存儲信息丟失，需要定時地給柵極電容補充電荷，通常把這種操作稱 作刷新或再生。常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。11集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復(fù)進行讀/寫周期或維持周期，等到需要進行刷新操作時，便暫停讀 /寫或維持周期，而逐行刷新整個存儲器，它適用

24、于高速 存儲器。分散式刷新：把一個存儲系統(tǒng)周期 tc分為兩半，周期前半段時間 tm用來讀/寫操作或 維持信息，周期后半段時間 tr作為刷新操作時間。這樣，每經(jīng)過128 個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。異步式刷新：前兩種方式的結(jié)合?？己酥R點：動態(tài) MOS儲器的刷新，參見 P863、簡述主存和輔存的區(qū)別?？己酥R點：主存與輔存，參見P72-P1236、一個較完善的指令系統(tǒng)應(yīng)包括哪幾類？包括數(shù)據(jù)傳送類指令、算術(shù)運算類指令、邏輯運算類指令、程序控制類指令、 類指令。考核知識點：指令系統(tǒng)的基本概念，參見P300五、計算題（10 分）已知 A=0.1011, B=-0.0101，求A+B補考核

25、知識點：加法運算，參見P237六、設(shè)計題（每題 10 分，共 20 分）1、利用 1M*8 位的 DRAM 芯片設(shè)計 2M*8 位的 DRAM 存儲器考核知識點：存儲器的容量擴展及其與CPU 的連接，參見 P91I/O類指令、字符串類指令、系統(tǒng)控制122、機有五個中斷源 L。、L1、L2、L3、L4,按中斷響應(yīng)的優(yōu)先次序由高向低排序 為 LoL1fL2 L3 L4,現(xiàn)要求中斷處理次序為 L1fL4 Lo L3fL2,根據(jù)下示格 式，請寫出各中斷源的屏蔽字。中斷源屏蔽字12345Lo13LiL2L3L4考核知識點：中斷系統(tǒng)，參見P358福師 09 秋學(xué)期計算機組成原理考試復(fù)習(xí)題三本復(fù)習(xí)題頁碼標(biāo)注

26、所用教材為：計算機組成原理（第 2 2 版）3838主唐朔飛20082008 年 1 1 月第 2 2 版高等教育岀版社書如學(xué)員使用其他版本教材，請參考相關(guān)知識點14一、單項選擇題（每小題 2 分，共 20 分）1 我國在（）年研制成功了第一臺電子數(shù)字計算機，第一臺晶體管數(shù)字計算機于（）年完成。A .1946 1958B. 1950 1968C. 1958 1961D. 1959 1965考核知識點: 計算機的發(fā)展史，見P202、 Pentium 微型計算機中乘除法部件位于（）中。A.CPUB. 接口C. 控制器D. 專用芯片考核知識點：計算機的組成，見P83、 沒有外存儲器的計算機初始引導(dǎo)程

27、序可以放在（）。A . RAMB. ROMC. RAM 和 0 ROMD. CPU考核知識點：存儲器，見 P24、虛擬存儲器是建立在多層次存儲結(jié)構(gòu)上，用來解決（）的問題A.存儲 B .外存 C .主存容量不足 D.外存容量不足考核知識點：存儲器的層次結(jié)構(gòu)，參見P705、微程序放在（）中。A. RAM B .控制存儲器 C .指令寄存器 D .內(nèi)存儲器考核知識點：微程序的設(shè)計，參見P4036、主存和 CPU 之間增加高速緩沖存儲器的目的是（）。A. 解決 CPU 和主存之間的速度匹配問題B. 擴大主存容量C. 既擴大主存容量，又提高了存取速度D. 擴大輔存容量考核知識點：高速緩沖存儲器，參見P7

28、、下列有關(guān)運算器的描述中（ ）是正確的。A .只作算術(shù)運算，不作邏輯運算15B .只作加法C. 能暫時存放運算結(jié)果D. 以上答案都不對考核知識點：計算機的組成，參見P8&某 DRAM5 片，其存儲容量為 512KX8 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ ）。A . 8, 512B. 512, 8C. 18, 8D. 19, 8考核知識點：系統(tǒng)總線，參見 P439、 相聯(lián)存儲器是按（）進行尋址的存儲器。A .地址指定方式B. 堆棧存取方式C. 內(nèi)容指定方式D. 地址指定與堆棧存取方式結(jié)合考核知識點：相聯(lián)存儲器，參見P11710、存放欲執(zhí)行指令的寄存器是（）oA. MARB. PCC. M

29、DRD. IR。考核知識點：寄存器，參見 P338二、改錯題 （針對各題的題意，改正其錯誤或補充其不足。每題2 分，10 分）1、 在計算機系統(tǒng)中，除 CPU 外的其它部件和設(shè)備都稱為外圍設(shè)備。考核知識點：計算機的基本組成，參見P82、 對 I/O 數(shù)據(jù)傳送的控制方式，可分為程序中斷控制方式和獨立編址傳送控 制方式兩種。考核知識點：I/O 數(shù)據(jù)傳送的控制方式，參見 P1623、 單級中斷與多級中斷的區(qū)別是單級中斷的硬件結(jié)構(gòu)是一維中斷，而多級中 斷的硬件結(jié)構(gòu)是二維中斷。考核知識點：程序中斷方式，參見P1944、 程序計數(shù)器 PC 用來指示從外存中取指令。16考核知識點：寄存器，參見 P3385、

30、 指令周期、機器周期和工作脈沖構(gòu)成三級時序系統(tǒng)?？己酥R點：多級時序系統(tǒng)，參見P385三、名詞解釋（每題 4 分，共 20 分）1、馮諾伊曼機考核知識點：馮諾伊曼機的特點，參見P82、雙總線結(jié)構(gòu)考核知識點： 總線結(jié)構(gòu)，參見P523、Cache考核知識點： Cache,參見 P1174、DMA考核知識點： DMA 勺原理，參見 P202DMA 是一項 1997 初才開始廣泛采用的新的 ATA/IDE 接口協(xié)議，所以又稱 Ultra ATA。Ultra DMA 采用總線主控方式，在 硬盤上有 DMA直接內(nèi)存訪問控制器。由于在數(shù)據(jù)傳輸過程中不需CPU 的干預(yù)，因而節(jié)約了寶貴的 CPU 資源，使得 CPU可以騰出大量的時間處理其它的數(shù)據(jù)和