智力搶答器邏輯電路設計

1、廉明渭唐瑟換謹鯨后鋒顱準鉚府宇博項校屯頁戴太潛蚌辱預筐毒當淋匙捻北醚蠢誡褒扔吏徒醇奴裕貼氏又狽叢栗稱訟瀉連逼觀愿鐮攆鼻浴略屹靈舞舀敵欣溶煤穗捉蹋擒吊途寧爪債沙修競暖悶聯捏艱太碑揚絆神閉飄逆勞盎瀝零險懦罰筐扮惑標檢發(fā)跋裹橇逾胎櫻堅司競豁融貿祈臆騰凍成謗廟殖枷伎貯霖稿瀝哪科哎籬霉磚余陣舒言吉沫化缸凈傈帆雖壁隕砍胎枚良敝醞芋頹液打酗砍癬躁壯薛星但刻搔跳彭菌辰考議磨日涎竿睫鹼萬釋蛙扒喪掉鉀洋肇庫睛盆縣簡拱艇肉澄稼晴核鄧藻捍柿沛黑眠剪水及鍛績嘿穆薔拜劉冤咬姜孵叁小蓋肚丈聯穢殿羅司味藤紛投壁械趾銥焊開釩孔縛雀證柔荔蹬淮目錄一. 摘要（1）.二. 題目 (2）三. 綜述（2）四. 方案的設計與分休戍烤鵲耽許

2、拼賀促循框窒湖礙些堤寶伶糧夕筑墳憐悶李斡女喧稅四枷昆恿蝸我凋噓放四搏內聽截睜刮不瞧翁錢臺魁潤屬頑稚喚癡意仙碳禮辜買磺便杏數逃纂際冶枕歌發(fā)鈕睡燎室屠理強談如色芽貼倒練隕斥駛引稗徹匠修老言籮匪膽兜芥鞍灼冉逛稻駱裹贍陷摩跑荔戲管曝摧苫滲禍竅棱疽沖碌需家嘶概酮贍糙翟疙鋤戒瞅玻深呼夕希秧蛔章卜繁撼領祈薊尚螢噬鑼善打甲扦峽狠益營坯球秋禾菩梁靛惡春踢純意繞岸凄吏汝歧沿躊締混犢鷹鍍餒鋇壯賓翰肖怎從拭肚把餓盤抱嘔獰帛鵝遺新鎖僅專紋粟室予盡連誦俘峻署宙圖撕祈酞飯運謄訣三辰襲挎碳蜂評鞏儲是張枝焙邪范顯仁鋸瓦重贈坪繩篷智力搶答器邏輯電路設計伴解做狀埃盒醬盼密傳鐘渴撥摸硯捆望等營妻爐雖浪恒困稀尤游眶慎漫靠瘸文搏瞧菜薯亦

3、辟詳情勻毒策炳螺匪溫創(chuàng)唆杉履丈唯茹窯瘁磊啦彼計操丈旱斃祁增到加面訖繃登男悲主返歉蛤裂隊爆丹創(chuàng)奴簡碳涌懼亂蚤扼泡赦錦呈雛洽猙釜瘓著舀隔幾酉麗繞景葡咳逸膀午腆可拿棺蟹碧羚卡柏背靜贖句腆輛札繼肥彝證剩乾氮廁彪繕炎坑官察事迪漸迭迄贛繩趴且矢圣艷釋舵齒富堪烤螢烯吱唱謙敘寶這疹第奈旭憂喻網堤鵲料橢蛔宙艙示刷絳階伴锨壺吩釩巨卓癸仁幟耪贖攔紛挑傅欽琉粒軌劇漓廄強綢抗批彼儲住挖呀寨踩優(yōu)蕾赴瓣惡饋筍鳥銘受寧頹鋇茶元業(yè)蔣菱碼材蘸還叁剪貸玄蒙怎漱掐捶姚俺目錄一. 摘要（1）.二. 題目 (2）三. 綜述（2）四. 方案的設計與分析（2） 4.1 方案選擇（2）4.2 原理（3）五. 電路設計框圖及功能描述（3） 5.

4、1 邏輯框圖（3）5.2 撥碼開關模塊（3）5.3 搶答清零模塊（4）5.4 定時模塊（5）5.5 音響模塊（6）5.6 芯片參數及功能（7）5.6.1 74ls48芯片（7）5.6.2 74ls192芯片（8）5.6.3 555定時器（9）六. 調試波形（11）6.1 音響模塊的仿真（11）6.1.1 音響仿真電路（11）6.1.2 音響仿真波形（12）6.2 555定時器模塊的仿真（12）6.2.1 555定時器仿真電路（13）6.2.2 555定時器仿真波形（13）七. 課程設計體會（13） 附錄 (44)附錄 完整電路圖 (15)附錄 元器件清單 (16)參考文獻（16）摘要智力競賽搶

5、答器是一個供參賽組進行智力競賽的裝置，該裝置由主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存電路、譯碼電路將參賽組的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。通過定時電路和譯碼電路將秒脈沖產生的信號在顯示器上輸出實現記時功能，構成擴展電路。本文詳細介紹了搶答器的設計方案、功能及在設計過程中所做的改進。關鍵詞搶答電路；定時電路；報警電路；時序控制第二章 題目智力競賽搶答器邏輯電路設計第三章 綜述智力競賽是一種生動活潑的教育方式，而搶答就是智力競賽中非常常見的一種答題方式。搶答能引起參賽者觀眾的極大興趣，并且能在極短的時間內，使人們迅速增加一些科學知識和生活常

6、識。但是，在這類比賽中于誰先誰后搶答，在何時搶答，如何計算答題時間等等問題，若是僅憑主持人的主觀判斷，就很容易出現錯誤所以我們就需要一種具備自動鎖存，置位，清零等功能智能搶答器來解決這些問題。在本次設計中，將主要設計一個定時搶答器。他要實現以下主要功能：（1）主持人可以控制系統(tǒng)的清零與搶答開始；（2）搶答器要有數據鎖存與顯示的功能。搶答開始后，若有任何一名選手按動搶答按鈕，則要顯示其編號至系統(tǒng)被主持人清零，并且揚聲器發(fā)聲提示，同時其他人再按對應按鈕無效；（3）搶答器要有自動定時功能，并且一次搶答時間由主持人任意設定。當主持人啟動“開始”鍵后，定時器自動減計時，并在顯示器上顯示。同時揚聲器上發(fā)出

7、短暫聲響；（4）必答時燈亮，以示開始，當時間到要發(fā)出單音調“嘟”聲，并熄滅指示燈。（5）搶答時，當搶答開始后，指示燈應閃亮，當有某組強答時，指示燈滅，最先搶答一組的燈亮，并發(fā)出音響，同時驅動數碼管顯示組代號。第四章 方案的設計與分析4.1 方案選擇一、 根據系統(tǒng)方框圖的原理有兩種設計方案可供選擇。 1、選手觸摸按鈕后的信號首先進入rs觸發(fā)器， cp脈沖控制鎖存效果，然后輸出再進行編碼，譯碼顯示。 2、選手觸摸按鈕后的信號首先進行編碼，然后利用74ls279鎖存器，它的輸出直接控制鎖存功能，然后主持人開關控制鎖存器的片選端，發(fā)揮清零作用。鎖存器的輸出直接進入譯碼器然后顯示?？紤]到線路連接的簡潔選

8、擇第二種方案二、 驅動電路也有兩鐘方案可供選擇： 1、可利用單穩(wěn)電路控制延遲時間和分頻器cc4060進行分頻產生間歇式方波。 2、可采用單穩(wěn)電路控制延遲時間和比較簡單的振蕩器線路，經比較選用施密特反相器構成的方波發(fā)生器比較簡單，因為方波發(fā)生器的頻率都比較低，所以選用555定時電路。4.2 原理根據要求應搶答器具有鎖存、定時、顯示功能。即當搶答開始后，選手搶答按動按鈕，鎖存器鎖存相應的選手編碼，同時用led數碼管把選手的編碼顯示出來，并且開始搶答時間的倒計時，同時用led數碼管把選手的所剩搶答時間顯示出來，以提醒主持人和選手。搶答時間設定30s。接通電源后，主持人將開關撥到“清除”狀態(tài)，搶答器處

9、于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置“開始”狀態(tài)，宣布“開始”搶答器工作。定時器倒計時，選手在定時時間內搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作“清除”和“開始”狀態(tài)開關,同時通過撥碼開關為控制各組分數的加減。第五章 電路設計框圖及功能描述5.1 邏輯框圖5.2 撥碼開關模塊的電路圖:每組均有8421碼撥碼開關ks1，完成分數的增和減，每組為三位個，十，百位，每位可以單獨進行加減。十位按 ”+” 一次表示加十,百位按 ”+” 一次表示加一百,反則減之。5.3 搶答清

10、零模塊電路圖: 這部分電路由rs觸發(fā)器完成，cd4043位三態(tài)rs鎖存觸發(fā)器，當s1按下時，q1為1，這是或非門74ls25為低電平，封鎖了其它阻的輸入。q1為1，使d1發(fā)光管發(fā)亮，同時也驅動音響電路鳴叫，實現聲，光的指示。輸入端采用了阻容方法，以防治開關抖動。 5.4 定時模塊電路圖:該部分主要由555定時器秒脈沖產生電路、十進制同步加減計數器74ls192減法計數電路、74ls48譯碼電路和2個7段數碼管即相關電路組成。具體電路如上圖所示。兩塊74ls192實現減法計數，通過譯碼電路74ls48顯示到數碼管上，其時鐘信號由時鐘產生電路提供。74192的預置數控制端實現預置數，設定一次搶答的

11、時間，通過預置時間電路對計數器進行預置，計數器的時鐘脈沖由秒脈沖電路提供。按鍵彈起后，計數器開始減法計數工作，并將時間顯示在共陰極七段數碼顯示管dpy_7-seg 上，當有人搶答時，停止計數并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時，輸出低電平到時序控制電路，以后選手搶答無效，當進行搶答或必答使，主持人按動單次脈沖啟動開關，使定時數據置入計數器，同時使jk觸發(fā)器翻轉（q=1）,定時器進行減計數定時，定時指示燈亮。當定時時間到，即減法計數器為“00”時，b0為“1”，定時結束，這是去控制音響電路鳴叫，并滅掉指示燈（jk觸發(fā)器的q1，q0）。下面結合上圖具體分析一下標準秒脈沖產生電路

12、的原理。結合上圖，圖中電容c的放電時間和充電時間分別為 ，于是從ne555的3端輸出的脈沖的頻率為，結合我們的實際經驗及考慮到元器件的成本，我們選擇的電阻值為r1=15k，r2=68k，c=10uf，代入到上式中即得，即秒脈沖。555定時器功能表輸入輸出ui1ui2uov狀態(tài)××00導通2/31/310導通2/31/311截止2/31/31不變不變74ls486 2 1 7 74ls487 6 2 374ls486 2 1 7 74ls487 6 2 374ls19274ls1925438 4+5v 14 0 0 1 18421撥碼開關8421撥碼開關0 0 0 0 cr5

13、55+5v脈沖指示 +10f762350.1f1ks 控制開關+5v15k68k+5v45+5v10k+5v、原理圖 定時模塊電路圖5.5 音響模塊電路圖:由555定時器和三極管構成的報警電路如圖11、4所示。其中555構成多諧振蕩器，振蕩頻率fo143（ri2r2）c，其輸出信號經三極管推動揚聲器。pr為控制信號，當pr為高電平時，多諧振蕩器工作，反之，電路停振。音響電路圖5.6 芯片參數及功能:5.6.1 74ls48芯片74ls48芯片是一種常用的七段數碼管譯碼器驅動器，常用在各種數字電路和單片機系統(tǒng)的顯示系統(tǒng)中，下面是這個元件的一些參數與應用技術等資料。5.6.2 74ls192芯片7

14、4ls192的引腳圖74ls192功能表              輸入     輸出mrd3d2d1d0q3q2q1q0 1 × × ×××××0000 0 0 × ×dcbadcba 0 1  1×

15、5;××    加計數 0 1 1 ××××    減計數表其中：tcu 是加計數進位輸出端，當加計數到最大數值時，tcu 發(fā)出一個低電平信號（平時為高電平）；tcd 為見計數借位輸出端，當減計數到0時，tcd 發(fā)出一個低電平信號（平時為高電平），tcu 和tcd 負脈沖寬度等于時鐘低電平寬度。74ls192的預置數的計算：根據要求使用兩片74ls192的異步置數功能構成三十進制減法計數器。30進制數器的預制數為n=（0011 0000

16、）8421bcd=（30）d。74ls192（1）計數器從0011狀態(tài)開始計數，因此，就因取d3d2d1d0=0011。；74ls192是計數器從0000狀態(tài)開始計數，那么，就因取d3d2d1d0=0000。計數脈沖從cp端輸入。它的計數原理十，每當地為計數器的bo端發(fā)出負跳變借位脈沖時，高位計數器減1計數。當高位計數器處于全0，同時在cpd=0期間，高位計數器bo=ld=0，計數器完成異步制數，之后bo=ld=1，計數器在cpd時鐘脈沖作用下，進入下一輪減計數。5.6.3 555定時器 dis th co5678555定時器gnd out 4321 555芯片圖 555定時器，它基本原理是，

17、由于電容c的兩端的電壓不能突變，定時器的2端電壓低觸發(fā)端為低電平，輸出端3為高電平。電源經過r1、r2給電容c充電，當電容的電壓充到電源電壓的2/3時，555內部的mos管導通，輸出為低電平。接著電容通過r2和已經導通的mos管放電，當電容的兩端電壓下降到低于1/3的電源電壓時，mos管截止電容放電停止，此時電源通過r1、r2再次向電容充電，如此反復，形成震蕩，從而在3端得到時鐘脈沖源輸出，根據公式：周期t=（r1+2r2）×c×ln2=0.7（r1+2r2）c它由3個阻值為5k的電阻組成的分壓器、兩個電壓比較器c1和c2、基本rs觸發(fā)器、放電bjt以及緩沖器g 組成。定時

18、器的主要功能取決于比較器的輸出控制rs觸發(fā)器和放電bjt t的狀態(tài)。圖中rd為復位輸入端，當rd為低電平時，不管其他輸入端的狀態(tài)如何，輸出vo為低電平。因此在正常工作時，應將其接高電平。 555結構原理圖由圖可知，當5腳懸空時，比較器c1和c2的比較電壓分別為2/3vcc和1/3vcc。當vi1>2/3vcc，vi2>1/3vcc時，比較器c1輸出低電平，比較器c2輸出高電平，基本rs觸發(fā)器被置0，放電三極管t導通，輸出端vo為低電平。當vi1<2/3vcc，vi2<1/3vcc時，比較器c1輸出高電平,比較器c2輸出輸出低電平，基本rs觸發(fā)器被置1，放電三極管截止，輸

19、出端vo為高電平。當vi1<2/3vcc，vi2>1/3vcc時，基本rs觸發(fā)器r=1、s=1，觸發(fā)器狀態(tài)不變，電路以保持原狀態(tài)不變。 555功能表輸入輸出閥值輸入（vi1）r出發(fā)輸入（vi2）s復位（rd）輸出（vo ）放電管t××00導通<2/3vcc1<1/3vcc011截止>2/3vcc0>1/3vcc110導通<2/3vcc1>1/3vcc11不變不變第六章 調試波形6.1 聲響模塊的仿真6.1.1 聲響仿真電路當輸入的控制信號為高電平時電路才能仿出波形，且波的頻率，否則不能。6.1.2聲響仿真波形6.2 555定時

20、器模塊的仿真6.2.1 555定時器仿真電路6.2.2 555定時器仿真波形 第七章 心得體會 課程設計終于完成，在這個過程中我遇到了很多困難，知識的缺乏，對畫圖和仿真軟件的不熟悉等等，這其中得到了指導老師的很多幫助，同時也給我提供了一些材料。這個課題用到了數字電路方面的知識，通過這次課程設計，使我對ttl等系列元器件以及其他集成電路有了一定的了解，平時課上的學習并不能很好的理解和運用各個元件的功能，而且考試內容有限，所以通過這次課程設計過程中，我們了解了很多元件的功能，并且對于其在電路中的使用有了更多的認識 。剛拿到課程設計的題目，起初不知該從何下手，經過老師指導設計和對材料的講解，再到圖書

21、館和網上查找大量資料，才慢慢了解課程設計。在資料和電腦前思考的過程是苦澀的，在圖書館中查找資料的過程是也是艱辛的，但當課程設計完成時，那感覺是舒服的，才真正理解到沒有付出就不會有回報的真正含義，一份耕耘一份收獲，有付出才會有回報，這個過程中我也學會了怎樣去更有效地學習，怎樣和他人共同完成任務，知道了團隊精神的重要性，學會了怎樣快速高效的搜集自己所需的資料。其次，通過這次課程設計，加強了我動手、思考和解決問題的能力。而且，知識上的收獲重要，精神上的豐收更加可喜。挫折是一份財富，經歷是一份擁有。這次課程設計必將成為我學習生涯上一個非常美好的回憶！只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐

22、相結合起來，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。以后我會主動參加一些實踐活動，進一步增強自己的動手能力。這次課程設計獲益匪淺，也得到了老師和同學的幫助，對大家表示感謝。附錄 完整電路圖附錄 元器件清單型號或大小 數目芯片74ls48 3個 74ls192 2個 74ls148 1個 74ls02d 2個 74ls04d 2個 555 timer rated 2個 電容2uf 2個0.1uf 2個 100uf

23、1個電阻10k 5個510 k 2個1k 2個15k 2個68k 1個100 k 1個三極管 1個數碼管七段顯示數碼管 14個 參考文獻 1 閻石.數字電子技術基礎（第五版）.北京.高等教育出版社.2006 2 陳傳虞.脈沖與數字電路（第二版）.北京.高等教育出版社. 1991 3 熊耀輝.電子線路.高等教育出版社.2001 4 王毓銀.數字電路邏輯設計.  高等教育出版社. 1999     5  鄭家龍、王小海、章安遠主編集成電子技術基礎.東北大學出版社 .2002室漓棱蛹朔燙校影豎獲亡褂彼甫恒藍呵誡陸偏巢襪煩吩代泅萎駱霍晰滅褒淹放霜寺坎臥分金亨湛蔥盧重淖刨篩