模擬集成電路電容電阻

1、dr. jian fang . uestc模擬集成電路模擬集成電路7.電容電阻電容電阻dr. jian fang . uestc概述特點：特點：n 精度低（精度低（50v；dr. jian fang . uestc 電容的放大電容的放大密勒效應密勒效應 對于跨接在一個放大器輸入和輸出對于跨接在一個放大器輸入和輸出端之間的電容，因為密勒效應將使等效的端之間的電容，因為密勒效應將使等效的輸入電容放大。圖輸入電容放大。圖6-14說明了這種效應。說明了這種效應。dr. jian fang . uestc 假設(shè)電容假設(shè)電容co跨接在具有電壓增益跨接在具有電壓增益av的倒相的倒相放大器輸入和輸出端，則等效

2、的輸入阻抗放大器輸入和輸出端，則等效的輸入阻抗就等于：就等于： 等效的輸入阻抗就等于：等效的輸入阻抗就等于： 011cajivvi也就是說，等效的輸入電容被放大了1+av倍。viivioiacjvcjvavcjvvi1/1/1000dr. jian fang . uestc 在實際的電路設(shè)計中常利用這種效在實際的電路設(shè)計中常利用這種效應來減小版圖上的電容尺寸例如頻率補應來減小版圖上的電容尺寸例如頻率補償電容就常采用這樣的結(jié)構(gòu)。另一方面，償電容就常采用這樣的結(jié)構(gòu)。另一方面，這種密勒效應也同樣具有不利的一面，這種密勒效應也同樣具有不利的一面，例如，例如，mos晶體管的柵漏之間的寄生電晶體管的柵漏之

3、間的寄生電容容cgd(因柵漏覆蓋所引起因柵漏覆蓋所引起)也會因密勒效也會因密勒效應使應使mos管的等效輸入電容增加，影響管的等效輸入電容增加，影響器件的速度。器件的速度。dr. jian fang . uestc 在電阻的制作過程中，由于加工所引起的誤差，在電阻的制作過程中，由于加工所引起的誤差，如擴散過程中的橫向擴散、制版和光刻過程中的圖形如擴散過程中的橫向擴散、制版和光刻過程中的圖形寬度誤差等，都會使電阻的實際尺寸偏離設(shè)計尺寸，寬度誤差等，都會使電阻的實際尺寸偏離設(shè)計尺寸，導致電阻值的誤差。電阻條圖形的寬度導致電阻值的誤差。電阻條圖形的寬度w越寬，相對越寬，相對誤差誤差w/w就越小，反之則

4、越大。與寬度相比，長度就越小，反之則越大。與寬度相比，長度的相對誤差的相對誤差l/l則可忽略。因此，對于有精度要求的則可忽略。因此，對于有精度要求的電阻，要選擇合適的寬度，以減小電阻條圖形誤差引電阻，要選擇合適的寬度，以減小電阻條圖形誤差引起的失配。起的失配。 6.2.5 模擬集成電路中的電阻模擬集成電路中的電阻 電阻是基本的元件，在集成工藝技術(shù)中有多種電阻是基本的元件，在集成工藝技術(shù)中有多種設(shè)計與制造電阻的方法，根據(jù)阻值和精度的要求可設(shè)計與制造電阻的方法，根據(jù)阻值和精度的要求可以選擇不同的電阻結(jié)構(gòu)和形狀。以選擇不同的電阻結(jié)構(gòu)和形狀。dr. jian fang . uestc 1.硼擴散電阻（

5、硼擴散電阻（p.151） 因為在光刻工藝加工過程中過于細長的條狀因為在光刻工藝加工過程中過于細長的條狀圖形容易引起變形，同時考慮到版圖布局等因素，圖形容易引起變形，同時考慮到版圖布局等因素，對于高阻值的電阻通常采用折彎形的幾何圖形結(jié)構(gòu)。對于高阻值的電阻通常采用折彎形的幾何圖形結(jié)構(gòu)。但是，由于在拐角處的電流密度不均勻?qū)a(chǎn)生誤差，但是，由于在拐角處的電流密度不均勻?qū)a(chǎn)生誤差，所以，高精度電阻也常采用長條電阻串聯(lián)的形式，所以，高精度電阻也常采用長條電阻串聯(lián)的形式，如圖如圖 6-16所示。也可采用所示。也可采用圓弧形過渡圓弧形過渡，曲率半徑為，曲率半徑為23m。如圖。如圖 6-15所示。所示。圖圖 6

6、-15dr. jian fang . uestc高精度電阻也常采用長條電阻串聯(lián)的形式圖圖6-16dr. jian fang . uestc常用的電阻器圖形 “vlsi設(shè)計基礎(chǔ)設(shè)計基礎(chǔ)”（李偉華編著（李偉華編著 ) p.132dr. jian fang . uestc 從圖中可以看出，有的電阻條寬，如從圖中可以看出，有的電阻條寬，如(b)、(d)、(e)圖結(jié)構(gòu)；有的電阻條窄，如圖結(jié)構(gòu)；有的電阻條窄，如(a)、(c)圖結(jié)構(gòu)；有的是直條形狀的電阻，如圖結(jié)構(gòu)；有的是直條形狀的電阻，如(a)、(b)圖所示；有的是折彎形狀的電圖所示；有的是折彎形狀的電阻，如阻，如(c)(e)所示，有的是連續(xù)的擴散所示，有

7、的是連續(xù)的擴散圖形，如圖形，如(a)(d)圖結(jié)構(gòu)，有的是用若圖結(jié)構(gòu)，有的是用若干直條電阻由金屬條串聯(lián)而成，如干直條電阻由金屬條串聯(lián)而成，如(c)圖圖所示。那么，在設(shè)計中根據(jù)什么來選擇所示。那么，在設(shè)計中根據(jù)什么來選擇電阻的形狀呢電阻的形狀呢? 一個基本的依據(jù)是：一般電阻采用窄條一個基本的依據(jù)是：一般電阻采用窄條結(jié)構(gòu)，精度要求高的采用寬條結(jié)構(gòu)；小結(jié)構(gòu)，精度要求高的采用寬條結(jié)構(gòu)；小電阻采用直條形，大電阻采用折彎形。電阻采用直條形，大電阻采用折彎形。dr. jian fang . uestc 為提高擴散電阻器的精度，還可采用交叉耦合設(shè)計為提高擴散電阻器的精度，還可采用交叉耦合設(shè)計方案，如圖方案，如圖

8、6-17(a)所示。若進一步提高精度和熱對稱所示。若進一步提高精度和熱對稱性，可采用圖性，可采用圖6-17(b)所示方案。但這種電阻器占用了所示方案。但這種電阻器占用了較大的版圖面積，一般只在特殊要求的場合中使用。較大的版圖面積，一般只在特殊要求的場合中使用。圖圖6-17dr. jian fang . uestc 電阻圖形尺寸的計算電阻圖形尺寸的計算 根據(jù)具體電路中對電阻大小的要求，可以非常方根據(jù)具體電路中對電阻大小的要求，可以非常方便地進行電阻圖形設(shè)計。設(shè)計的依據(jù)是工藝提供的摻便地進行電阻圖形設(shè)計。設(shè)計的依據(jù)是工藝提供的摻雜區(qū)的方塊電阻值和所需制作的電阻的阻值。一旦選雜區(qū)的方塊電阻值和所需制

9、作的電阻的阻值。一旦選中了摻雜區(qū)的類型，可以依據(jù)下式計算。中了摻雜區(qū)的類型，可以依據(jù)下式計算。 其中，其中，r是摻雜半導體薄層的方塊電阻，是摻雜半導體薄層的方塊電阻，l是電是電阻條的長度，阻條的長度，w是電阻條的寬度，是電阻條的寬度，lw是電阻所對是電阻所對應的圖形的方塊數(shù)。因此，只要知道摻雜區(qū)的方塊電應的圖形的方塊數(shù)。因此，只要知道摻雜區(qū)的方塊電阻，然后根據(jù)所需電阻的大小計算出需要多少方塊，阻，然后根據(jù)所需電阻的大小計算出需要多少方塊，再根據(jù)精度要求確定電阻條的寬度，就能夠得到電阻再根據(jù)精度要求確定電阻條的寬度，就能夠得到電阻條的長度。條的長度。wl rr dr. jian fang . u

10、estc 當然，這樣的計算是很粗糙的，因為在計算中當然，這樣的計算是很粗糙的，因為在計算中并沒有考慮電阻的折彎形狀和端頭形狀對實際電阻并沒有考慮電阻的折彎形狀和端頭形狀對實際電阻值的影響，在實際的設(shè)計中需根據(jù)具體的圖形形狀值的影響，在實際的設(shè)計中需根據(jù)具體的圖形形狀對計算加以修正，通常的修正包括端頭修正和拐角對計算加以修正，通常的修正包括端頭修正和拐角修正。修正。 端頭和拐角修正端頭和拐角修正 因為電子總是從電阻最小的地方流動，因此，因為電子總是從電阻最小的地方流動，因此，從引線孔流入的電流，絕大部分是從引線孔正對著從引線孔流入的電流，絕大部分是從引線孔正對著電阻條的一邊流入的，從引線孔側(cè)面和

11、背面流入的電阻條的一邊流入的，從引線孔側(cè)面和背面流入的電流極少，因此，在計算端頭處的電阻值時需要引電流極少，因此，在計算端頭處的電阻值時需要引入一些修正，稱之為端頭修正。入一些修正，稱之為端頭修正。dr. jian fang . uestc 端頭修正常采用經(jīng)驗數(shù)據(jù)，以端頭修端頭修正常采用經(jīng)驗數(shù)據(jù)，以端頭修正因子正因子k1，表示整個端頭對總電阻方塊數(shù)，表示整個端頭對總電阻方塊數(shù)的貢獻。例如的貢獻。例如k1=0.5，表示整個端頭對總，表示整個端頭對總電阻的貢獻相當于電阻的貢獻相當于0.5方。方。 圖圖 6-18給出了不同電阻條寬和端頭給出了不同電阻條寬和端頭形狀的修正因子的經(jīng)驗數(shù)據(jù)，圖中的虛線形狀

12、的修正因子的經(jīng)驗數(shù)據(jù)，圖中的虛線是端頭的內(nèi)邊界，它的尺寸通常為幾何設(shè)是端頭的內(nèi)邊界，它的尺寸通常為幾何設(shè)計規(guī)則中擴散區(qū)對孔的覆蓋數(shù)值。對于大計規(guī)則中擴散區(qū)對孔的覆蓋數(shù)值。對于大電阻電阻 lw情況，端頭對電阻的貢獻可以情況，端頭對電阻的貢獻可以忽略不計。忽略不計。dr. jian fang . uestc 對于折彎形狀的電阻，對于折彎形狀的電阻，通常每一直條的寬度都是相通常每一直條的寬度都是相同的，在拐角處是一個正方同的，在拐角處是一個正方形，但這個正方形不能作為形，但這個正方形不能作為一個電阻方來計算，這是因一個電阻方來計算，這是因為在拐角處的電流密度是不為在拐角處的電流密度是不均勻的，靠近內(nèi)

13、角處的電流均勻的，靠近內(nèi)角處的電流密度大，靠近外角處的電流密度大，靠近外角處的電流密度小。經(jīng)驗數(shù)據(jù)表明，拐密度小。經(jīng)驗數(shù)據(jù)表明，拐角對電阻的貢獻只有角對電阻的貢獻只有0.5方，方，即拐角修正因子即拐角修正因子k2=0.5。 圖圖 6-18dr. jian fang . uestc 當采用寬電阻結(jié)構(gòu)時，由于不存在拐當采用寬電阻結(jié)構(gòu)時，由于不存在拐角并且電阻條比較寬，所以這種結(jié)構(gòu)的角并且電阻條比較寬，所以這種結(jié)構(gòu)的電阻精度比較高。但缺點是這種電阻占電阻精度比較高。但缺點是這種電阻占用的面積比較大，會產(chǎn)生比較大的分布用的面積比較大，會產(chǎn)生比較大的分布參數(shù)。參數(shù)。 dr. jian fang . ue

14、stc 2. 離子注入電阻離子注入電阻 同樣是摻雜工藝，由于離子注入工藝同樣是摻雜工藝，由于離子注入工藝可以精確地控制摻雜濃度和注入的深度，可以精確地控制摻雜濃度和注入的深度，并且橫向擴散小，因此，采用離子注入方并且橫向擴散小，因此，采用離子注入方式形成的電阻的阻值容易控制，精度較高。式形成的電阻的阻值容易控制，精度較高。 這個電阻這個電阻(見圖見圖 6-19)由兩部分組成，由兩部分組成，離子注入?yún)^(qū)電阻和離子注入?yún)^(qū)電阻和p+區(qū)端頭電阻，因為區(qū)端頭電阻，因為p+區(qū)端頭的摻雜濃度較高，所以電阻值很區(qū)端頭的摻雜濃度較高，所以電阻值很小，實際的電阻阻值主要由離子注入?yún)^(qū)電小，實際的電阻阻值主要由離子注入

15、區(qū)電阻決定，與熱擴散摻雜電阻相比，減小了阻決定，與熱擴散摻雜電阻相比，減小了誤差，進一步提高了精度。誤差，進一步提高了精度。dr. jian fang . uestc圖圖 6-19 離子注入電阻離子注入電阻dr. jian fang . uestc 3. 襯底電位與分布電容襯底電位與分布電容 制作電阻的襯底是和電阻材料摻雜制作電阻的襯底是和電阻材料摻雜類型相反的半導體，即如果電阻是類型相反的半導體，即如果電阻是p型半型半導體，襯底就是導體，襯底就是n型半導體，反之亦然。型半導體，反之亦然。這樣，電阻區(qū)和襯底就構(gòu)成了一個這樣，電阻區(qū)和襯底就構(gòu)成了一個pn結(jié)，結(jié)，為防止這個為防止這個pn結(jié)導通，襯

16、底必須接一定結(jié)導通，襯底必須接一定的電位。要求不論電阻的哪個端頭和任的電位。要求不論電阻的哪個端頭和任何的工作條件，都要保證何的工作條件，都要保證pn結(jié)不能處于結(jié)不能處于正偏狀態(tài)。正偏狀態(tài)。 dr. jian fang . uestc 通常將通常將p型襯底接電路中最低電位，型襯底接電路中最低電位，n型襯型襯底接最高電位，這樣，最壞工作情況是電阻只底接最高電位，這樣，最壞工作情況是電阻只有一端處于零偏置，其余點都處于反偏置。例有一端處于零偏置，其余點都處于反偏置。例如，上端頭接正電源的如，上端頭接正電源的p型摻雜電阻，襯底的型摻雜電阻，襯底的n型半導體電接正電源，這樣在接正電源處，型半導體電接正電源，這樣在接正電源處，pn結(jié)是零偏置，越接近電阻的下端頭，結(jié)是零偏置，越接近電阻的下端頭，p型半導型半導體的電位越低，體的電位越低，pn結(jié)反偏電壓越大。也正是因結(jié)反偏電壓越大。也正是因為這個為這個pn結(jié)的存在，又導致了摻雜半導體電阻結(jié)的存在，又導致了摻雜半導體電阻的另一個寄生效應：寄生電容。的另一個寄生效應：寄生電容。 任何的任何的pn結(jié)都存在結(jié)電容，電阻的襯底又通結(jié)都存在結(jié)電容，電阻的襯底又通