算術(shù) 邏輯單元ALU

1、-作者xxxx-日期xxxx算術(shù) 邏輯單元ALU【精品文檔】ALU百科名片   ALU算術(shù)邏輯單元 (Arithmetic Logic Unit, ALU)是中央處理器(CPU)的執(zhí)行單元，是所有中央處理器的核心組成部分，由"And Gate" 和"Or Gate"構(gòu)成的算術(shù)邏輯單元，主要功能是進(jìn)行二進(jìn)制的算術(shù)運(yùn)算，如加減乘(不包括整數(shù)除法)?；旧?，在所有現(xiàn)代CPU體系結(jié)構(gòu)中，二進(jìn)制都以二補(bǔ)數(shù)的形式來表示。目錄定義 運(yùn)算方法 結(jié)構(gòu) 運(yùn)算器 主要功能 下面舉例8位ALU的兩種設(shè)計方案 生物學(xué)中ALU編輯本段定義計算機(jī)中執(zhí)行各種算術(shù)和邏

2、輯運(yùn)算操作的部件。運(yùn)算器的基本操作包括加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及移位、比較和傳送等操作，亦稱算術(shù)邏輯部件（ALU）。計算機(jī)運(yùn)行時，運(yùn)算器的操作和操作種類由控制器決定。運(yùn)算器處理的數(shù)據(jù)來自存儲器；處理后的結(jié)果數(shù)據(jù)通常送回存儲器，或暫時寄存在運(yùn)算器中。    ALU數(shù)據(jù)運(yùn)算器的處理對象是數(shù)據(jù)，所以數(shù)據(jù)長度和計算機(jī)數(shù)據(jù)表示方法，對運(yùn)算器的性能影響極大。70年代微處理器常以1個、4個、8個、16個二進(jìn)制位作為處理數(shù)據(jù)的基本單位。大多數(shù)通用計算機(jī)則以16、32、64位作為運(yùn)算器處理數(shù)據(jù)的長度。能對一個數(shù)據(jù)的所有位同時進(jìn)行處理的運(yùn)算器稱為并行運(yùn)算器。如果一

3、次只處理一位，則稱為串行運(yùn)算器。有的運(yùn)算器一次可處理幾位 （通常為6或8位），一個完整的數(shù)據(jù)分成若干段進(jìn)行計算，稱為串 并行運(yùn)算器。運(yùn)算器往往只處理一種長度的數(shù)據(jù)。有的也能處理幾種不同長度的數(shù)據(jù)，如半字長運(yùn)算、雙倍字長運(yùn)算、四倍字長運(yùn)算等。有的數(shù)據(jù)長度可以在運(yùn)算過程中指定，稱為變字長運(yùn)算。 按照數(shù)據(jù)的不同表示方法，可以有二進(jìn)制運(yùn)算器、十進(jìn)制運(yùn)算器、十六進(jìn)制運(yùn)算器、定點(diǎn)整數(shù)運(yùn)算器、定點(diǎn)小數(shù)運(yùn)算器、浮點(diǎn)數(shù)運(yùn)算器等。按照數(shù)據(jù)的性質(zhì)，有地址運(yùn)算器和字符運(yùn)算器等。 操作運(yùn)算器能執(zhí)行多少種操作和操作速度，標(biāo)志著運(yùn)算器能力的強(qiáng)弱，甚至標(biāo)志著計算機(jī)本身的能力。運(yùn)算器最基本的操作是加法。一個數(shù)與零相加，等于簡單

4、地傳送這個數(shù)。將一個數(shù)的代碼求補(bǔ)，與另一個數(shù)相加，相當(dāng)于從后一個數(shù)中減去前一個數(shù)。將兩個數(shù)相減可以比較它們的大小。 左右移位是運(yùn)算器的基本操作。在有符號的數(shù)中，符號不動而只移數(shù)據(jù)位，稱為算術(shù)移位。若數(shù)據(jù)連同符號的所有位一齊移動，稱為邏輯移位。若將數(shù)據(jù)的最高位與最低位鏈接進(jìn)行邏輯移位，稱為循環(huán)移位。 運(yùn)算器的邏輯操作可將兩個數(shù)據(jù)按位進(jìn)行與、或、異或，以及將一個數(shù)據(jù)的各位求非。有的運(yùn)算器還能進(jìn)行二值代碼的16種邏輯操作。    寄存器連線面乘、除法操作較為復(fù)雜。很多計算機(jī)的運(yùn)算器能直接完成這些操作。乘法操作是以加法操作為基礎(chǔ)的，由乘數(shù)的一位或幾位譯碼控制逐次產(chǎn)生部分積，部分積相

5、加得乘積。除法則又常以乘法為基礎(chǔ)，即選定若干因子乘以除數(shù)，使它近似為1，這些因子乘被除數(shù)則得商。沒有執(zhí)行乘法、除法硬件的計算機(jī)可用程序?qū)崿F(xiàn)乘、除，但速度慢得多。有的運(yùn)算器還能執(zhí)行在一批數(shù)中尋求最大數(shù)，對一批數(shù)據(jù)連續(xù)執(zhí)行同一種操作，求平方根等復(fù)雜操作。 編輯本段運(yùn)算方法實(shí)現(xiàn)運(yùn)算器的操作，特別是四則運(yùn)算，必須選擇合理的運(yùn)算方法。它直接影響運(yùn)算器的性能，也關(guān)系到運(yùn)算器的結(jié)構(gòu)和成本。另外，在進(jìn)行數(shù)值計算時，結(jié)果的有效數(shù)位可能較長，必須截取一定的有效數(shù)位，由此而產(chǎn)生最低有效數(shù)位的舍入問題。選用的舍入規(guī)則也影響到計算結(jié)果的精確度。 編輯本段結(jié)構(gòu)運(yùn)算器包括寄存器、執(zhí)行部件和控制電路3個部分。 在典型的運(yùn)算器

6、中有3個寄存器：接收并保存一個操作數(shù)的接收寄存器；保存另一個操作數(shù)和運(yùn)算結(jié)果的累加寄存器；在進(jìn)行乘、除運(yùn)算時保存乘數(shù)或商數(shù)的乘商寄存器。執(zhí)行部件包括一個加法器和各種類型的輸入輸出門電路?？刂齐娐钒凑找欢ǖ臅r間順序發(fā)出不同的控制信號，使數(shù)據(jù)經(jīng)過相應(yīng)的門電路進(jìn)入寄存器或加法器，完成規(guī)定的操作。 為了減少對存儲器的訪問，很多計算機(jī)的運(yùn)算器設(shè)有較多的寄存器，存放中間計算結(jié)果，以便在后面的運(yùn)算中直接用作操作數(shù)。 為了提高運(yùn)算速度，某些大型計算機(jī)有多個運(yùn)算器。它們可以是不同類型的運(yùn)算器，如定點(diǎn)加法器、浮點(diǎn)加法器、乘法器等，也可以是相同類型的運(yùn)算器。 編輯本段運(yùn)算器由算術(shù)邏輯單元(ALU)、累加寄存器、數(shù)據(jù)

7、緩沖寄存器和狀態(tài)條件寄存器組成，它是數(shù)據(jù)加工處理部件。相對控制器而言，運(yùn)算器接受控制器的命令而進(jìn)行動作 ，即運(yùn)算器所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號來指揮的所以它是執(zhí)行部件。 編輯本段主要功能執(zhí)行所有的算術(shù)運(yùn)算； 執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測試，如零值測試或兩個值的比較。 編輯本段下面舉例8位ALU的兩種設(shè)計方案使用原理圖方法設(shè)計： 使用VHDL方法設(shè)計： 8-Bit ALU in VHDL This arithmetic logic unit accepts 8-bit inputs, but it can easily be modded to higher bits. It

8、supports the addition, subtraction, set if less than, AND, and OR operations. The operation to perform is determined by the 3-bit address bus. library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; ENTITY alu8bit IS port(a, b : in std_logic_vector(7

9、 downto 0); - a and b are busses op : in std_logic_vector(2 downto 0); zero : out std_logic; f : out std_logic_vector(7 downto 0); END alu8bit; architecture behavioral of alu8bit is begin process(op) variable temp: std_logic_vector(7 downto 0); begin case op is when "000" => temp := a a

10、nd b; when "100" => temp := a and b; when "001" => temp := a or b; when "101" => temp := a or b; when "010" => temp := a + b; when "110" => temp := a - b; when "111" => if a < b then temp := "11111111" else te

11、mp := "00000000" end if; when others => temp := a - b; end case; if temp="00000000" then zero <= '1' else zero <= '0' end if; f <= temp; end process; end behavioral; 以此我們可以推出4位、32位等等的ALU設(shè)計方法。 編輯本段生物學(xué)中ALUALU序列 Alu重復(fù)序列是哺乳動物基因組中SINE家族的一員，約有50萬份拷貝。也就是說平均46

12、 kb中就有一個 Alu序列。由于這種DNA序列中有限制性內(nèi)切核酸酶 Alu工的識別序列AGCT，所以稱為 Alu重復(fù)序列。典型的人基因組 Alu序列長282 bp，由兩個同源但有差別的亞基構(gòu)成。亞基來源于有缺失突變和點(diǎn)突變的7SLRNA基因。兩個亞基間由腺嘌呤核苷酸密集的序列連接。右邊的亞基中有無關(guān)的31 bp插入片段，稱為IH。 Alu序列兩端各有一個正向重復(fù)序列，末端有一個poly(A)尾。 Alu序列一般散在分布，少數(shù)呈簇狀分布。在細(xì)胞遺傳學(xué)水平上觀察， Alu重復(fù)序列集中在基因轉(zhuǎn)錄最活躍的染色體區(qū)段內(nèi)。在所有已知的基因內(nèi)含子中，幾乎都發(fā)現(xiàn)了 Alu序列。 與 Alu序列亞基有很高同源

13、性的7SLRNA是7SRNA的一部分，是將蛋白質(zhì)運(yùn)送到內(nèi)質(zhì)網(wǎng)以便分泌出胞外的信號識別顆粒(signalrecognition particle，SRP)的組成部分。7SRNA5，端的90個核苷酸同 Alu序列左端同源，中間的160個核苷酸與 Alu序列沒有同源性，而3，端的40個核苷酸與 Alu序列右端同源。7SRNA基因是由RNA聚合酶轉(zhuǎn)錄的。人體 Alu重復(fù)序列絕大多數(shù)要由RNA聚合酶轉(zhuǎn)錄成RNA，而且 Alu 3，端有polyA尾，這些都提示 Alu重復(fù)序列是通過RNA為中介，反轉(zhuǎn)錄成DNA后整合在基因組新位置上的。這里要提及的是，所有真核細(xì)胞里都含有3種RNA聚合酶；RNA聚合酶I負(fù)責(zé)

14、轉(zhuǎn)錄rRNA基因，產(chǎn)生核糖體RNA(ribosomal RNA，rRNA)；RNA聚合酶負(fù)責(zé)轉(zhuǎn)錄所有編碼蛋白質(zhì)的基因，產(chǎn)生信使RNA(messenger RNA，mRNA)，再由多聚腺嘌呤核苷酸聚合酶(poly(A)polymerase)負(fù)責(zé)加上poly(A)尾；RNA聚合酶負(fù)責(zé)轉(zhuǎn)錄轉(zhuǎn)移RNA(transfer RNA，tRNA)以及細(xì)胞核和細(xì)胞質(zhì)內(nèi)的各種小RNA，這些被轉(zhuǎn)錄的基因一般長300bp左右，且在基因組的重復(fù)拷貝數(shù)可達(dá)幾千份甚至上百萬份。 Alu家族不同成員之間的一致序列(consensus sequence)的同一性平均達(dá)87。小鼠基因組內(nèi)約有5萬份拷貝的B1重復(fù)序列，長130 bp，與 Alu的一個亞基的同源性達(dá)70-80。 哺乳動物基因組中為什么有這么多重復(fù)拷貝的DNA序列，目前還不是很清楚?，F(xiàn)已發(fā)現(xiàn)