數(shù)字邏輯經(jīng)典ppt系列之3-1

1、3 邏輯門(mén)電路邏輯門(mén)電路3.1 MOS邏輯門(mén)電路邏輯門(mén)電路3.2 TTL邏輯門(mén)電路邏輯門(mén)電路*3.3 射極耦合邏輯門(mén)電路射極耦合邏輯門(mén)電路*3.4 砷化鎵邏輯門(mén)電路砷化鎵邏輯門(mén)電路3.5 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題* 3.7 用用VerilogHDL描述邏輯門(mén)電路描述邏輯門(mén)電路教學(xué)基本要求：教學(xué)基本要求：1、了解半導(dǎo)體器件的開(kāi)關(guān)特性。了解半導(dǎo)體器件的開(kāi)關(guān)特性。2、熟練掌握熟練掌握基本邏輯門(mén)（與、或、與非、或非、異或基本邏輯門(mén)（與、或、與非、或非、異或門(mén)）、三態(tài)門(mén)、門(mén)）、三態(tài)門(mén)、OD門(mén)（門(mén)（OC門(mén)）和傳輸門(mén)的邏輯功

2、能。門(mén)）和傳輸門(mén)的邏輯功能。3、學(xué)會(huì)門(mén)電路邏輯功能分析方法。學(xué)會(huì)門(mén)電路邏輯功能分析方法。4、掌握掌握邏輯門(mén)的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。邏輯門(mén)的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。3. 邏輯門(mén)電路邏輯門(mén)電路3.1 MOS邏輯門(mén)邏輯門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門(mén)的一般特性邏輯門(mén)的一般特性3.1.3 MOS開(kāi)關(guān)開(kāi)關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門(mén)電路邏輯門(mén)電路3.1.6 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路門(mén)電路3.1.7 CMOS傳輸門(mén)傳輸門(mén)3.1.8 CMOS邏輯門(mén)電路的技術(shù)參數(shù)邏輯門(mén)電路的技術(shù)參

3、數(shù)1 、邏輯門(mén)邏輯門(mén): :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門(mén)電路的分類邏輯門(mén)電路的分類二極管門(mén)電路二極管門(mén)電路三極管門(mén)電路三極管門(mén)電路TTL門(mén)電路門(mén)電路MOS門(mén)電路門(mén)電路PMOS門(mén)門(mén)CMOS門(mén)門(mén)邏輯門(mén)電路邏輯門(mén)電路分立門(mén)電路分立門(mén)電路集成門(mén)電路集成門(mén)電路NMOS門(mén)門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介1.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗

4、低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門(mén)電路的一般特性邏輯門(mén)電路的一般特性1. 1. 輸入和輸出的高、低電平輸入和輸

5、出的高、低電平 vO vI 驅(qū)動(dòng)門(mén)驅(qū)動(dòng)門(mén)G1 負(fù)載門(mén)負(fù)載門(mén)G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIL(min)輸出低電平的上限值輸出低電平的上限值 VOH(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門(mén)門(mén)vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門(mén)門(mén)vI范圍范圍 輸入輸入低電平低電平 vI VNH 當(dāng)前級(jí)門(mén)輸出高電平的最小當(dāng)前級(jí)門(mén)輸出高電平的最小值時(shí)值時(shí)允許負(fù)向噪

6、聲電壓的最大值允許負(fù)向噪聲電壓的最大值。負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前級(jí)門(mén)輸出低電平的最大當(dāng)前級(jí)門(mén)輸出低電平的最大值時(shí)值時(shí)允許正向噪聲電壓的最大值允許正向噪聲電壓的最大值負(fù)載門(mén)輸入低電平時(shí)的噪聲容限負(fù)載門(mén)輸入低電平時(shí)的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門(mén)電路的抗干擾能力示門(mén)電路的抗干擾能力 1 驅(qū)動(dòng)驅(qū)動(dòng)門(mén)門(mén) vo 1 負(fù)載門(mén)負(fù)載門(mén) vI 噪聲噪聲 類型類型參

7、數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間波形延遲了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 4. 4. 功耗功耗靜態(tài)功耗：指的是

8、當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門(mén)電路空載時(shí)靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門(mén)電路空載時(shí)電源總電流電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。5. 5. 延時(shí)延時(shí) 功耗積功耗積是速度功耗綜合性的指標(biāo)是速度功耗綜合性的指標(biāo). .延時(shí)延時(shí) 功耗積功耗積，用符號(hào)，用符號(hào)DP表示表示扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對(duì)于對(duì)于TTL門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，

9、電路的靜態(tài)功耗非常低，CMOS門(mén)電路有動(dòng)態(tài)功耗門(mén)電路有動(dòng)態(tài)功耗扇出數(shù)：是指其在正常工作情況下，所能帶同類門(mén)電路的最大數(shù)目。扇出數(shù)：是指其在正常工作情況下，所能帶同類門(mén)電路的最大數(shù)目。（a)a)帶拉電流負(fù)載帶拉電流負(fù)載當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的個(gè)數(shù)。個(gè)數(shù)。)(I)(IN負(fù)載門(mén)負(fù)載門(mén)驅(qū)動(dòng)門(mén)驅(qū)動(dòng)門(mén)IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門(mén)的輸出端為高電平電流驅(qū)動(dòng)門(mén)的輸出端為高電平電流II

10、H : :負(fù)載門(mén)的輸入電流為負(fù)載門(mén)的輸入電流為。(b)帶灌電流負(fù)載帶灌電流負(fù)載)(I)(IN負(fù)負(fù)載載門(mén)門(mén)驅(qū)驅(qū)動(dòng)動(dòng)門(mén)門(mén)ILOLOL 當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起將增加，同時(shí)也將引起輸出低電壓輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸?shù)纳?。?dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值。出低電平的上限值。IOL ：驅(qū)動(dòng)門(mén)的輸出端為低電平電流：驅(qū)動(dòng)門(mén)的輸出端為低電平電流IIL ：負(fù)載門(mén)輸入端電流之和：負(fù)載門(mén)輸入端電流之和電路類型電路類型電源電電源電壓壓/V傳輸延傳輸延遲時(shí)間遲時(shí)間/ns靜態(tài)功耗靜態(tài)功耗/mW功耗延遲積功耗

11、延遲積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要

12、性能參數(shù)的比較3.1.3 MOS開(kāi)關(guān)及其等效電路開(kāi)關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VTMOS管相當(dāng)于一個(gè)由管相當(dāng)于一個(gè)由vGS控制的控制的無(wú)觸點(diǎn)開(kāi)關(guān)。無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)相當(dāng)于開(kāi)關(guān)“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當(dāng)于開(kāi)關(guān)相當(dāng)于開(kāi)關(guān)“斷開(kāi)斷開(kāi)”輸出為低電平。輸出為低電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)：3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+

13、VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( P溝道溝道MOS管輸出特性曲線坐標(biāo)變換管輸出特性曲線坐標(biāo)變換輸入高電平時(shí)的工作情況輸入高電平時(shí)的工作情況輸入低電平時(shí)的工作情況輸入低電平時(shí)的工作情況作圖分析：作圖分析：2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性3.C

14、MOS反相器反相器的工作速度的工作速度在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載帶電容負(fù)載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門(mén)與非門(mén)1.CMOS 與非門(mén)與非門(mén)vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VT

15、N = 2 VVTP = 2 V0V10VN輸入的與非門(mén)的電路輸入的與非門(mén)的電路?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3.1.5 CMOS 邏輯門(mén)邏輯門(mén)或非門(mén)或非門(mén)BAL 2.2.CMOS 或非門(mén)或非門(mén)+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門(mén)的電路的結(jié)構(gòu)輸入的或非門(mén)的電路的結(jié)構(gòu)?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題

16、?3. 異或門(mén)電路異或門(mén)電路BA BABAXBAL BABA BA =A B4.4.輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。（1 1）輸入端保護(hù)電路）輸入端保護(hù)電路: :(1) 0 vA VDD + vDF 二極管導(dǎo)通電壓：二極管導(dǎo)通電壓：vDF(3) vA vDF 當(dāng)輸入電壓不在正常電壓范圍時(shí)當(dāng)

17、輸入電壓不在正常電壓范圍時(shí), ,二極管導(dǎo)通，限制了電容兩端二極管導(dǎo)通，限制了電容兩端電壓的增加電壓的增加, ,保護(hù)了輸入電路。保護(hù)了輸入電路。D1、D2截止截止D1導(dǎo)通導(dǎo)通, D2截止截止vG = VDD + vDFD2導(dǎo)通導(dǎo)通, D1截止截止vG = vDFRS和和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓延遲且衰減后到柵極。延遲且衰減后到柵極。 D2 -分布式二極管分布式二極管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO BABAL （2）CMOS邏輯門(mén)的緩沖電路邏輯門(mén)的緩沖電路輸入、輸出端加了反相器作為

18、緩沖電路，所以電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能能為與非功能1 1.CMOS漏極開(kāi)路門(mén)漏極開(kāi)路門(mén)1.）CMOS漏極開(kāi)路門(mén)的提出漏極開(kāi)路門(mén)的提出輸出短接，在一定情況下會(huì)產(chǎn)輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。輸出是高電平還是低電平。 3.1.6 CMOS漏極開(kāi)路（漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路）門(mén)和三態(tài)輸出門(mén)電路 +VDDTN1TN2AB+VDDAB01C D

19、RP VDD L A B & & （2）漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào)漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào)(c) (c) 可以實(shí)現(xiàn)線與功能可以實(shí)現(xiàn)線與功能; ;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路A B L & 邏輯符號(hào)邏輯符號(hào)(b)(b)與非邏輯不變與非邏輯不變RP VDD L A B 漏極開(kāi)路門(mén)輸出連接漏極開(kāi)路門(mén)輸出連接21PPL RP VDD L A B C D (a)(a)工作時(shí)必須外接電源和電阻工作時(shí)必須外接電源和電阻; ;(2) (2) 上拉電阻對(duì)上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響門(mén)動(dòng)態(tài)性能的影響RP VDD L A B C D

20、 Rp的值愈小，負(fù)載電容的充電時(shí)間的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過(guò)允且可能使輸出電流超過(guò)允許的最大值許的最大值IOL(max） 。電路帶電容負(fù)載電路帶電容負(fù)載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過(guò)允許的最大值過(guò)允許的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢開(kāi)關(guān)速度因而愈慢。最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OD門(mén)導(dǎo)通，門(mén)導(dǎo)通，110為保證低電平輸出為保證低電平輸出

21、OD門(mén)的門(mén)的輸輸出電流不能超過(guò)允許的最大值出電流不能超過(guò)允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。當(dāng)當(dāng)VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n&m&kIIL（total)IOL（max)當(dāng)當(dāng)VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VIH的的最小值，則最小值，則Rp的選擇不能過(guò)大

22、。的選擇不能過(guò)大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 2.三態(tài)三態(tài)(TSL)輸出門(mén)電路輸出門(mén)電路1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導(dǎo)通導(dǎo)通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導(dǎo)通導(dǎo)通010截止截止截止截止X1邏輯功能：高電平有效的同相邏輯門(mén)邏輯功能：高電平有效的同相邏輯門(mén)0 13.1.7 CMOS傳輸門(mén)傳輸門(mén)( (雙向模擬開(kāi)關(guān)雙向模擬開(kāi)關(guān)) ) 1 1. CMOS傳輸門(mén)電路傳輸門(mén)電路TP vI /vO TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/ IC等效電路等效電路2、CMOS傳輸門(mén)電路的工作原理傳輸門(mén)電路的工作原理 設(shè)設(shè)TP:|V