數(shù)電第5章PPT課件

1、5.1 概述5.2 觸發(fā)器的電路結構與動作特點5.3 觸發(fā)器邏輯功能及其描述方法 教學內容第1頁/共83頁 教學要求教學要求一. .重點掌握的內容：1.1.觸發(fā)器的特點，現(xiàn)態(tài)和次態(tài)的概念觸發(fā)器邏輯功能的表示方法。2.2.觸發(fā)器四種結構形式及其動作特點。3.3.觸發(fā)器在邏輯功能上的四種主要類型，及其各自的功能特點和邏輯功能表示形式。二. .一般掌握的內容：1.1.觸發(fā)器的電路結構形式和邏輯功能的關系2.2.常用集成電路觸發(fā)器邏輯符號、功能特點以及異步置位、復位端的作用。第2頁/共83頁5.1 概述一、觸發(fā)器（）有兩個穩(wěn)定的狀態(tài)：和。（）在適當輸入信號作用下，可從一種狀態(tài)翻轉到另一種狀態(tài)； 在輸入

2、信號取消后，能將獲得的新狀態(tài)保存下來。.概念： 能夠存儲位二值信號的基本單元電路。觸發(fā)器由門電路加反饋電路構成，電路有兩個互補的輸出 和 ，其中 的狀態(tài)稱為觸發(fā)器的狀態(tài)。QQQ.特點：第3頁/共83頁二、觸發(fā)器的初態(tài)和次態(tài)初態(tài)：（原態(tài)）次態(tài)：*（現(xiàn)態(tài)）三、觸發(fā)器邏輯功能描述方法功能表（特性表）、特性方程、狀態(tài)圖、波形圖第4頁/共83頁按結構可分為SR鎖存器邊沿觸發(fā)觸發(fā)器電平觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器四、觸發(fā)器分類按邏輯功能可分為SR觸發(fā)器 JK觸發(fā)器 D觸發(fā)器 T和觸發(fā)器 第5頁/共83頁5.2 SR鎖存器鎖存器 SR鎖存器是各種觸發(fā)器電路的基本構成部分，雖然它也有兩個能夠自行保持的穩(wěn)定狀態(tài)

3、，并且可以根據(jù)輸入信號置成1或0狀態(tài)，但由于它的置1或置0操作是由輸入的置1或置0信號直接完成的，不需要觸發(fā)信號的觸發(fā)，因而稱之為鎖存器，而沒有歸入觸發(fā)器當中。（基本RS觸發(fā)器）第6頁/共83頁1.或非門構成RD Reset直接復位端(置0端）SD Set直接置位端(置1端）輸出狀態(tài)的定義：QQ=1， =0 1態(tài)，QQ=0， =1 0態(tài)QQ注意： 和 取值應相反。 ， 即不是0態(tài)，也不是1態(tài)，該兩種情況都應禁止。QQ=0QQ=1輸入信號高電平有效輸入信號高電平有效第7頁/共83頁或非門組成的SR鎖存器的特性表0000111100第8頁/共83頁01001或非門組成的SR鎖存器的特性表第9頁/共

4、83頁10001或非門組成的SR鎖存器的特性表第10頁/共83頁11000000當SD、RD同時撤去時，輸出端Q和Q狀態(tài)不定。?設計電路時應避免出現(xiàn)這種情況。因此，在正常工作時，輸入信號應遵守SDRD=0的約束條件，亦即不允許輸入SD=RD=1的信號?；蚍情T組成的SR鎖存器的特性表第11頁/共83頁 已知或非門構成的SR鎖存器的輸入波形，試畫出輸出Q和Q的波形。第12頁/共83頁2.與非門構成輸入信號低低平有效輸入信號低電平有效第13頁/共83頁1100111010與非門組成的SR鎖存器的特性表第14頁/共83頁011100與非門組成的SR鎖存器的特性表第15頁/共83頁101100與非門組成

5、的SR鎖存器的特性表第16頁/共83頁00111111?當SD、RD同時撤去時，輸出端Q和Q狀態(tài)不定。與非門組成的SR鎖存器的特性表設計電路時應避免出現(xiàn)這種情況。因此，在正常工作時，輸入信號同樣應遵守SDRD=0（ SD+ RD=1 ）的約束條件，即不允許輸入SD= RD=0 的信號。第17頁/共83頁SR鎖存器的動作特點: 輸入信號在全部作用時間內都能直接改變輸出端Q和Q的狀態(tài)。 因此，也將SD（ SD ）稱為直接置位端，將RD（ RD ）稱為直接復位端。第18頁/共83頁例5.2.100111001110101101001110101100011第19頁/共83頁5.3 電平觸發(fā)的觸發(fā)器

6、在電平觸發(fā)的觸發(fā)器電路中，除了置1、置0輸入端以外，又增加了一個觸發(fā)信號輸入端。只有在觸發(fā)信號變?yōu)橛行щ娖胶螅|發(fā)器才能按照輸入的置1、置0信號置成相應的狀態(tài)。通常將這個觸發(fā)信號稱為時鐘信號（CLOCK），記做CLK（有時記做C或CPCLOCK PULSE）。當系統(tǒng)中有多個觸發(fā)器需要同時動作時，就可以用同一個CLK信號作為同步控制信號。第20頁/共83頁一、電路結構和工作原理電平觸發(fā)SR觸發(fā)器（同步SR觸發(fā)器）輸入控制電路SR鎖存器輸入信號高電平有效第21頁/共83頁分析其邏輯功能：（1）CLK=0時，門G3、G4截止，S、R不會影響輸出端的狀態(tài)，觸發(fā)器保持原狀態(tài)不變。（2）CLK=1時，門G

7、3、G4打開：1）S=1，R=0時：2）S=0，R=1時：3）S=R=0時：4）S=R=1時：Q=1，Q=0Q=0，Q=1保持Q=Q=1禁止態(tài)第22頁/共83頁同步SR觸發(fā)器的特性表第23頁/共83頁帶異步置位、復位端的電平觸發(fā)SR觸發(fā)器異步置位端（低電平有效）異步復位端（低電平有效）注意：利用SD和RD 給觸發(fā)器置初態(tài)，置完位后應立刻將其回復到無效電平（高電平），并且應在CLK=0的狀態(tài)下進行。 第24頁/共83頁 （1）只有當CLK變?yōu)橛行щ娖綍r，觸發(fā)器才能接受輸入信號，并按照輸入信號將觸發(fā)器的輸出置成相應的狀態(tài)。二、電平觸發(fā)方式的動作特點 （2）在CLK=1的全部時間里，S和R狀態(tài)的變化

8、都可能引起輸出狀態(tài)的改變。在CLK回到0以后，觸發(fā)器保存的是CLK回到0以前瞬間的狀態(tài)。 根據(jù)上述動作特點，如果在CLK=1期間S、R的狀態(tài)多次發(fā)生變化，那么觸發(fā)器輸出的狀態(tài)也將發(fā)生多次翻轉，這就降低了觸發(fā)器的抗干擾能力。第25頁/共83頁例：5.3.1不變不變不變第26頁/共83頁DSDR 為了能適應單端輸入信號的需要，將電平觸發(fā)SR觸發(fā)器改接成下圖的形式，就得到了電平觸發(fā)的D觸發(fā)器（D型鎖存器）。第27頁/共83頁例：5.3.2第28頁/共83頁5.4 脈沖脈沖觸發(fā)的觸發(fā)器一、電路結構和工作原理 為了提高觸發(fā)器工作的可靠性，希望在每個CLK周期里輸出端的狀態(tài)只能改變一次。為此目的，在電平觸

9、發(fā)觸發(fā)器的基礎上，又設計出了脈沖觸發(fā)的觸發(fā)器。第29頁/共83頁主從SR觸發(fā)器 第30頁/共83頁（1 1）接收輸入信號過程CLK=1=1期間：主觸發(fā)器控制門G G7 7、G G8 8打開，接收輸入信號S S、R R, ,從觸發(fā)器控制門G G3 3、G G4 4封鎖，其狀態(tài)保持不變。1011第31頁/共83頁（ 2 2 ） 輸 出信號過程CLK下降沿到來時，主觸發(fā)器封鎖，從觸發(fā)器按照主觸發(fā)器的狀態(tài)改變。0111第32頁/共83頁CLK下降沿到來時有效 從電平觸發(fā)到脈沖觸發(fā)的這一演變，克服了CLK=1期間觸發(fā)器輸出狀態(tài)可能發(fā)生多次翻轉的問題。但由于主觸發(fā)器本身是電平觸發(fā)的SR觸發(fā)器，所以在CLK

10、=1期間Qm和Qm的狀態(tài)仍然會隨S、R狀態(tài)的變化而多次改變。而且，輸入信號仍需遵守SR=0的約束條件。第33頁/共83頁例5.4.1第34頁/共83頁主從JK觸發(fā)器 為了使用方便，希望即使出現(xiàn)了S=R=1的情況，觸發(fā)器的次態(tài)也是確定的，那么將主從SR觸發(fā)器電路結構做一改進，得到主從JK觸發(fā)器，即可實現(xiàn)上述要求。（S）（R）第35頁/共83頁J=1 K=0時，CLK1期間主觸發(fā)器置1；CLK下降沿到達時，從觸發(fā)器置1，Q*=1。1011KQRQJS 第36頁/共83頁01J=0 K=1時，CLK1期間主觸發(fā)器置0；CLK下降沿到達時，從觸發(fā)器置0，Q*=0。00第37頁/共83頁00J=0 K=

11、0時，觸發(fā)器保持原來狀態(tài)不變， Q*=Q。第38頁/共83頁11J=1 K=1時，Q=0,G7 輸出0，主觸發(fā)器置1，CLK,Q*=1；Q=1,G8 輸出0，主觸發(fā)器置0，CLK,Q*=0。Q*=Q第39頁/共83頁JK觸發(fā)器的特性表第40頁/共83頁 具有多輸入端的主從JK觸發(fā)器，輸入端J1和J2、K1和K2是與的關系。第41頁/共83頁集成主從集成主從JK觸發(fā)器觸發(fā)器321KKKK 321JJJJ 低電平有效低電平有效CP下降沿觸發(fā)第42頁/共83頁例5.4.2第43頁/共83頁 （1）觸發(fā)器翻轉分兩步動作：第一步，在 CLK1期間主觸發(fā)器接收輸入端信號，被置成相應的狀態(tài)，從觸發(fā)器不變；第

12、二步，CLK下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉，輸出端Q和Q的狀態(tài)改變發(fā)生在CLK下降沿。 （2）因為主觸發(fā)器本身是一個電平觸發(fā)SR觸發(fā)器，所以在CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。二、脈沖觸發(fā)方式的動作特點第44頁/共83頁 由于存在這樣兩個動作特點，在使用主從結構觸發(fā)器時經常會遇到這樣一種情況，就是在CLK=1期間輸入信號發(fā)生過變化以后，CLK下降沿到達時從觸發(fā)器的狀態(tài)不一定能按此刻輸入信號的狀態(tài)來確定，而必須考慮整個CLK=1期間里輸入信號的變化過程才能確定觸發(fā)器的次態(tài)。第45頁/共83頁 主從JK觸發(fā)器在CLK=1的全部時間里主觸發(fā)器都可以接收輸入信號，但由

13、于Q、 Q端接回到了輸入門上，所以在Q=0時主觸發(fā)器只能接受置1輸入信號，在Q=1時主觸發(fā)器只能接受置0信號，其結果就是在CLK=1期間主觸發(fā)器只有可能翻轉一次，一旦翻轉了就不會翻回原來的狀態(tài)。但在主從SR觸發(fā)器中，由于沒有Q、 Q端接到輸入端的反饋線，所以CLK=1期間S、R狀態(tài)多次改變時主觸發(fā)器狀態(tài)也會隨著多次翻轉。第46頁/共83頁 因此，在使用主從結構觸發(fā)器時必須注意：只有在CLK=1的全部時間里輸入狀態(tài)始終未變的條件下，用CLK下降沿到達時輸入的狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則，必須考慮CLK=1期間輸入狀態(tài)的全部變化過程，才能確定CLK下降沿到達時觸發(fā)器的次態(tài)。第47頁/共8

14、3頁例5.4.301第二個CLK1期間，Q=1,J=0,K=1,主觸發(fā)器被置0；雖然CLK下降沿到達時又回到K=0,但從觸發(fā)器輸出Q*=0.011第三個CLK=1期間，Q=0，J=K=1,主觸發(fā)器被置1，雖然CLK下降沿到達時又回到J=0,從觸發(fā)器保持輸出Q*=1。第48頁/共83頁5.5 邊沿邊沿觸發(fā)的觸發(fā)器 為了提高觸發(fā)器的可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于CLK信號下降沿（或上升沿）到達時刻輸入信號的狀態(tài)，而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。為此，研制了各種邊沿觸發(fā)的觸發(fā)器。類型1.用兩個電平觸發(fā)D觸發(fā)器構成的邊沿觸發(fā)器2.維持阻塞邊沿觸發(fā)器3.利用門電

15、路傳輸延遲時間的邊沿觸發(fā)器一、電路結構和工作原理第49頁/共83頁1.用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器第50頁/共83頁邏輯符號帶異步置位 、復位端的CMOS邊沿觸發(fā)D觸發(fā)器上升沿觸發(fā)異步置位端（高電平有效）異步復位端（高電平有效）邊沿觸發(fā)方式第51頁/共83頁2.維持阻塞邊沿觸發(fā)器多輸入端上升沿觸發(fā)低電平有效第52頁/共83頁3.利用門電路傳輸延遲時間的邊沿觸發(fā)器下降沿觸發(fā)特性表第53頁/共83頁 觸發(fā)器的次態(tài)僅僅取決于時鐘信號的上升沿（或下降沿）到達時輸入的邏輯狀態(tài)，而在這以前或以后，輸入信號的變化對觸發(fā)器輸出的狀態(tài)沒有影響。 邊沿觸發(fā)器有效地提高了觸發(fā)器的抗干擾能力，因而也提高了電

16、路的工作可靠性。二、邊沿觸發(fā)方式的動作特點第54頁/共83頁集成邊沿集成邊沿D觸發(fā)器觸發(fā)器：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發(fā)第55頁/共83頁集成邊沿集成邊沿JK觸發(fā)器觸發(fā)器74LS112為CP下降沿觸發(fā)。CC4027為CP上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。第56頁/共83頁例5.5.1已知D和CLK的波形，試畫出Q的波形。設觸發(fā)器初始狀態(tài)為0。第57頁/共83頁課堂練習 題目:時鐘CP及輸入信號D 的波形如圖所示,試畫 出各觸發(fā)器輸出端Q的波形,設各輸出端Q的 初始狀態(tài)為0。DQDCPQ1Q2DQDCP第58頁/共83頁CPDQ1DQDCPQ1第

17、59頁/共83頁Q2DQDCPCPDQ2第60頁/共83頁5.6 觸發(fā)器的邏輯功能及其描述方法按邏輯功能可分為SR觸發(fā)器T觸發(fā)器JK觸發(fā)器D觸發(fā)器5.6.1 觸發(fā)器按邏輯功能的分類第61頁/共83頁 一、SR觸發(fā)器1. 特性表第62頁/共83頁2.特性方程3.狀態(tài)轉換圖01S=1 R=0S=0 R=1S=0 R=S= R=0(約束條件) 0*SRQRSQSR觸發(fā)器的特性方程為第63頁/共83頁 二、JK觸發(fā)器1. 特性表第64頁/共83頁2.特性方程3.狀態(tài)轉換圖01J=1 K=J= K=1J=0 K=J= K=0QKQJQ*JK觸發(fā)器的特性方程為第65頁/共83頁三、T觸發(fā)器1. 特性表2.

18、特性方程QTQTQ*3.狀態(tài)轉換圖01T=1 T=1T=0 T=0當T=1時，稱為T觸發(fā)器。QQ*第66頁/共83頁四、D觸發(fā)器1. 特性表2.特性方程DQ *3.狀態(tài)轉換圖01D=1 D=0D=0 D=1第67頁/共83頁例1：時鐘CLK波形如圖所示,試畫出各觸發(fā)器輸出端Q的波形，設Q的初始狀態(tài)為0。1111KQJ2QD)(11111*1CLKQQKQJQ)(2*2CLKQDQ第68頁/共83頁 CLKQ1 Q2)(11111*1CLKQQKQJQ)(2*2CLKQDQ第69頁/共83頁例2：時鐘CP的波形如圖所示,試畫出各觸發(fā)器Q端的波形,設各輸出端Q的初始狀態(tài)Q=0 。2QJK=1CP1

19、QD CP第70頁/共83頁 CPQ1 Q2)(1211*1CPQQQKQJQ)(1*2CPQQ第71頁/共83頁 不同邏輯功能觸發(fā)器之間的相互轉換 利用已有觸發(fā)器和待求觸發(fā)器的特性方程利用已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉換邏輯，得到被轉換觸相等的原則，求出轉換邏輯，得到被轉換觸發(fā)器的驅動方程。發(fā)器的驅動方程。關鍵：找出被轉換觸發(fā)器的激勵條件。第72頁/共83頁轉換步驟：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個方程相等的原則求出轉換邏輯。（4）根據(jù)轉換邏輯畫出邏輯電路圖。第73頁/共83頁JK觸發(fā)器觸發(fā)器SR觸發(fā)器觸發(fā)器0*RSQRSQQRQSRSQSQRQRQSRRSQQRQSQRSQQSQR