第7章習題詳細解答

1、第7章習題解答7-1 判斷題（對的打，不對的打×）1. 數(shù)字電路分為門電路和時序邏輯電路兩大類。（× ）2. 邊沿觸發(fā)器和基本RS觸發(fā)器相比，解決了空翻的問題。（× ）3. 邊沿觸發(fā)器的狀態(tài)變化發(fā)生在CP上升沿或下降沿到來時刻，其他時間觸發(fā)器狀態(tài)均不變。（） 4. 基本RS 觸發(fā)器的輸入端就是直接置0端和直接置1端。（）5. 3位二進制計數(shù)器可以構成模為的計數(shù)器。（×）6. 十進制計數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。（）7. 構成一個7進制計數(shù)器需要7個觸發(fā)器。（×）8當時序電路存在無效循環(huán)時該電路不能自啟動。（）9. 寄存器要存

2、放n位二進制數(shù)碼時，需要個觸發(fā)器。（×）10同步計數(shù)器的計數(shù)速度比異步計數(shù)器快。（）11. 在計數(shù)器電路中，同步置零與異步置零的區(qū)別在于置零信號有效時，同步置零還需要等到時鐘信號到達時才能將觸發(fā)器置零，而異步置零不受時鐘的控制。 （ ）12. 計數(shù)器的異步清零端或異步置數(shù)端在計數(shù)器正常計數(shù)時應置為無效狀態(tài)。（ ） 13. 自啟動功能是任何一個時序電路都具有的。（× ）14. 無論是用置零法還是用置數(shù)法來構成任意N進制計數(shù)器時，只要置零或置數(shù)控制端是異步的，則在狀態(tài)循環(huán)過程中一定包含一個過渡狀態(tài)；只要是同步的，則不需要過渡狀態(tài)。（ ） 15. 用置零法或置位法可以設計任意進制

3、的計數(shù)器。（×）7-2 由或非門組成的基本RS觸發(fā)器如圖7-38所示，已知R、S的電壓波形，試畫出與之對應的和的波形。圖7-38 題7-2圖解：由或非門組成的基本RS觸發(fā)器的特性表，可得該題的輸出端波形如下圖所示： 或非門RS觸發(fā)器特性表 題7-2 波形圖7-3由與非門組成的基本RS觸發(fā)器如圖7-39所示，已知R、S的電壓波形，試畫出與之對應的和的波形。圖7-39 題7-3圖解：由與非門組成的基本RS觸發(fā)器的特性表，可得該題的輸出端波形如下圖所示： 與非門RS觸發(fā)器特性表 題7-3波形圖7-4已知如圖7-40所示的各觸發(fā)器的初始狀態(tài)均為0，試對應畫出在時鐘信號CP的連續(xù)作用下各觸發(fā)器

4、輸出端Q的波形。解： 7-5 把D觸發(fā)器分別轉(zhuǎn)化成JK和T觸發(fā)器，畫出連線圖。解：(1) D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器:比較JK和D觸發(fā)器的特性方程和可得, 所以連接圖為：(2) D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器: 比較T和D觸發(fā)器的特性方程和可得, 所以連接圖為：7-6 分別寫出圖7-41所示電路中C=0和C=1時的狀態(tài)方程，并說出各自實現(xiàn)的功能。圖7-41 題7-6圖解：當C=0時，J=X，K=X 為T觸發(fā)器 當C=1時，J=X，K= 為D觸發(fā)器7-7 已知D觸發(fā)器是CP上升沿有效，CP和D的輸入波形如圖7-42所示，試畫出輸出Q和的波形。設觸發(fā)器的初始狀態(tài)Q=0。圖7-42 題7-7圖解：由D觸發(fā)器的

5、特性方程，得到輸出端波形如下圖所示： 題7-7波形圖7-8 TTL邊沿JK觸發(fā)器如圖7-43(a)所示，輸入CP、J、K端的波形如圖7-43(b)所示，試對應畫出輸出Q和端的波形。設觸發(fā)器的初始狀態(tài)Q=0。 圖7-43 題7-8圖解：由JK觸發(fā)器的特性方程，得到輸出端波形圖如下圖所示：題7-8輸出端波形圖7-9 分析如圖7-44所示電路，畫出Y1、Y2、Y3的波形。圖7-44 題7-9電路圖解：(1)列驅(qū)動方程及狀態(tài)方程 (2)列輸出方程(3)畫輸出波形. 題7-9波形圖7-10如圖7-45所示時序電路。寫出電路的驅(qū)動方程、狀態(tài)方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能，并分析該電路能否自

6、啟動。圖7-45 題7-10圖解：（1）電路驅(qū)動方程為： 電路狀態(tài)方程為： 狀態(tài)圖如下：該電路是一個5進制計數(shù)器；能自啟動。7-11 分析圖7-46所示TTL電路實現(xiàn)何種邏輯功能，其中X是控制端，對X=0，X=1分別分析，假定觸發(fā)器的初始狀態(tài)為Q2=1，Q1=1，并判斷能否自啟動。圖7-46 題7-11圖解：從圖可知，X是控制端，CP是時鐘脈沖輸入端，該時序電路屬于計數(shù)器。對其功能分析如下:1) 時鐘方程CP1=CP2=CP,是同步工作方式.2) 驅(qū)動方程 代入特性方程中得狀態(tài)方程Q2Q1300111001畫狀態(tài)轉(zhuǎn)換圖Q2Q1300111001X=0時， X=1時由狀態(tài)轉(zhuǎn)換圖可知,當X=0時,

7、是同步三進制加法計數(shù)器; 當X=1時,是同步三進制減法計數(shù)器.無效狀態(tài)Q2Q1=11在上述情況下只需一個CP就進入有效狀態(tài),因而能自啟動.總之,該時序邏輯電路是同步三進制可逆計數(shù)器,并且能自啟動。7-12 分析圖7-47所示時序電路的邏輯功能。要求：（1）寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程； （2）畫出電路的狀態(tài)轉(zhuǎn)換圖，并說明電路能否自啟動。圖7-47 題7-12圖解：解：（1）驅(qū)動方程：， 狀態(tài)方程：， 輸出方程： （2）狀態(tài)轉(zhuǎn)換圖如附圖1.6.10所示。五進制計數(shù)器，電路能夠自啟動。 7-13電路如圖7-48(a)所示，輸入時鐘脈沖CP如圖7-48(b)所示，試畫出輸出Q0和Q1端的波

8、形。設觸發(fā)器的初始狀態(tài)Q0=Q1=0。圖7-48 題7-13圖解：由圖可寫出D觸發(fā)器FF0和FF1的特性方程 （CP上升沿到時刻有效） （CP上升沿到時刻有效）根據(jù)FF0和FF1的狀態(tài)和兩個特性方程畫出輸出Q0和Q1的波形，如下圖所示： 題7-13輸出波形圖7-14已知各觸發(fā)器的初態(tài)均為0，CP、RD 波形如圖7-49，試畫出Q1、Q2波形。圖7-49 題7-14圖解：首先寫出驅(qū)動方程： 分別代入D觸發(fā)器和JK觸發(fā)器的特性方程，得到電路的狀態(tài)方程： 題7-14輸出端波形圖7-15 分析如圖7-50所示的同步時序邏輯電路，寫出電路功能。圖7-50 題7-15圖解：（1）寫出驅(qū)動方程和輸出方程：（

9、2）寫出狀態(tài)方程： （3）列出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖 （4）邏輯功能：可以自啟動的同步六進制加法計數(shù)器。7-16 如圖7-51所示電路和各輸入端波形，畫出Q0和Q1的波形，并說明電路的功能。圖7-51 題7-16圖解：電路波形如下圖所示，它是一個單發(fā)脈沖發(fā)生器，A可以為隨機信號，每一個A信號的下降沿后，Q2端輸出一個脈寬周期的脈沖。7-17 試畫出如圖7-52所示時序電路在一系列CP信號作用下，Q0、Q1、Q2的輸出電壓波形，設觸發(fā)器的初始狀態(tài)為0。圖7-52 題7-17圖解：（1）列出驅(qū)動方程和時鐘方程: （2）代入JK觸發(fā)器的特性方程，得到狀態(tài)方程：（3）由狀態(tài)方程得到輸出端波形如下圖所示

10、：7-18 分析如圖7-53所示電路，（1）畫出電路時序圖；（2）畫出狀態(tài)圖；（3）說明是幾進制計數(shù)器。設各觸發(fā)器的初態(tài)均為0。圖7-53 題7-18圖解：（1）列出驅(qū)動方程和時鐘方程：（2）代入D觸發(fā)器的特性方程，得到狀態(tài)方程： （3）由狀態(tài)方程得到輸出端波形如下圖所示：7-19分析圖7-54中的計數(shù)器電路，說明這是多少進制的計數(shù)器。圖7-54 題7-19圖解：因為，即當Q3Q2Q1Q0=1001時，置數(shù)端有效，預置數(shù)D3D2D1D0=0011，所以該計數(shù)器從0011到1001循環(huán)輸出，是7進制加法計數(shù)器。7-20 74LS161是同步4位二進制加法計數(shù)器，試分析圖7-55中的電路是幾進制計

11、數(shù)器，并畫出其狀態(tài)圖。圖7-55 題7-20圖解：（1）當74LS161從0000開始順序計數(shù)到1010時，與非門輸出“0”，清零信號到來，異步清零。（2）該電路構成同步十進制加法計數(shù)器。0000000110011000101000110111001001010110010087654231910（3）狀態(tài)圖7-21 用74161及門電路組成的時序電路如圖7-56所示，要求： （1）分別列出X=0和X=1的狀態(tài)圖； （2）指出該電路的功能。圖7-56 題7-21圖解：（1）X=0時，只有當CO=1時，置數(shù)端有效，輸出從1000到1111，所以電路為八進制加法計數(shù)器，狀態(tài)轉(zhuǎn)換圖如下所示。（2）X

12、=1時，當輸出Q3Q2Q1Q0=1100時，置數(shù)端有效，預置數(shù)D3D2D1D0=1000，所以輸出從1000到1100，電路為五進制加法計數(shù)器，狀態(tài)轉(zhuǎn)換圖如下所示。 X=0時狀態(tài)轉(zhuǎn)換圖 X=1時狀態(tài)轉(zhuǎn)換圖7-22 用74161設計十一進制計數(shù)器，要求分別用“清零法”和“置數(shù)法”實現(xiàn)。解：（1）清零法 當輸出Q3Q2Q1Q0=Q11=1011時，將Q3Q2Q0通過一個與非門得到清零信號接到，其他管腳接法如下圖所示。 （2）置數(shù)法 預置數(shù)D3D2D1D0=0000，當輸出Q3Q2Q1Q0=Q11=1010時，將Q3Q1通過一個與非門得到置數(shù)端信號，其他管腳接法如下圖所示。 清零法接線圖 置數(shù)法接線

13、圖7-23 用74LS161構成初始狀態(tài)為0010的七進制計數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖和電路圖。解：預置數(shù)D3D2D1D0=0010，當輸出為Q3Q2Q1Q0=1000時，令置數(shù)端有效，即把Q3通過一個非門即可，狀態(tài)轉(zhuǎn)換圖和接線圖如下圖所示。 7-24 中規(guī)模集成計數(shù)器74LS193引腳圖和功能表如圖7-57所示，其中和分別為進位和借位輸出。（1）畫出進行加法計數(shù)實驗時的實際連接電路；（2）試通過外部的適當連線，將74LS193連接成十進制的減法計數(shù)器。圖7-57題7-24圖解：（1）進行加法計數(shù)實驗時的電路連接圖如下圖所示，CPU=“1”，CPD接計數(shù)脈沖，RD接地，接高電平1，輸出為Q3Q2Q1

14、Q0。（2）要求按照8421編碼計數(shù)時，狀態(tài)轉(zhuǎn)換圖如下圖所示，由功能表可知，74LS193是異步置數(shù)，因此當出現(xiàn)0000后，先出現(xiàn)1111，才能把計數(shù)器置成1001，隨后開始減法計數(shù)，利用做計數(shù)控制，接線圖如下所示。 接線圖狀態(tài)轉(zhuǎn)換圖7-25 試分析圖7-58中所示電路，說明它是幾進制計數(shù)器。圖7-58題7-25電路圖解：這是使用整體反饋置零法構成的計數(shù)器。當計數(shù)器計到時，檢測門輸出0，74161異步置零。因此該計數(shù)器的有效狀態(tài)是從0000000010101101，中間無空缺狀態(tài)。因此該計數(shù)器是一個模174計數(shù)器。7-26 圖7-59是由兩片同步十進制可逆計數(shù)器74LS192構成的電路和74L

15、S192的真值表。求：（1）指出該電路是幾進制計數(shù)器； （2）列出電路狀態(tài)轉(zhuǎn)換表的最后一組有效狀態(tài)。圖7-59 題7-26圖解：（1）使用清零端，為進位輸出，當左邊第一片接收10個計數(shù)脈沖，輸出1001時，負脈沖輸出，則第二片的CPV接收到上升沿，第二片開始從0開始遞增計數(shù)為0001，當?shù)谝黄俳邮?0個脈沖時，第二片的輸出為0010，當?shù)谝黄纸邮?個脈沖時，第一片輸出為0010，此時，與非門的輸出為0，同時加到兩片74LS192的清零端CR上，所以該計數(shù)器是22進制計數(shù)器。（2）因為當輸出為0010 0010時即把計數(shù)器置零，所以該狀態(tài)出現(xiàn)時間極短，最后一組穩(wěn)定狀態(tài)為0010 0001。7

16、-27 用2片集成計數(shù)器74161構成七十五進制計數(shù)器，畫出連線圖。解：左邊第一片74161的 Q3Q2Q1Q0=1111時，這時CO由0變?yōu)?，輸入第16個計數(shù)脈沖時，電路會從1111狀態(tài)返回0000狀態(tài)，CO端從1跳變至0，即每接收16個CP脈沖，CO輸出高電平，第二片161從0遞增計數(shù)1個，當計數(shù)到16×4=64時，第二片的Q3Q2Q1Q0=0100，第一片從0000又計數(shù)11個脈沖時，即第一片的Q3Q2Q1Q0=1010時，與非門的輸出為0，兩片161同時清零，實現(xiàn)75進制計數(shù)器功能。連線圖如下圖所示：75進制計數(shù)器接線圖7-28 試說明如圖7-60所示的用555 定時器構成的電路功能，求出U