房間電器綜合控制系統(tǒng)設計論文

1、房間電器綜合控制系統(tǒng)Control system of the electrisic in the room摘要本設計的目的是尋找一種方法來實現(xiàn)房間內多種電器的綜合控制，采用了單 片機與紅外遙控相結合的方式，制作出一種房間電器綜合控制系統(tǒng)。系統(tǒng)的核心 由 AT89S52 單片機和紅外收發(fā)裝置構成，整個系統(tǒng)包括發(fā)射部分和接收部分。 發(fā)射部分以 AT89S52 單片機為中心控制芯片，外圍擴展了矩陣鍵盤，紅外發(fā)射 電路以及電源電路；接收部分則以 AT89S52 單片機為核心，外圍擴展了紅外接 收電路，按鍵顯示電路，電源電路以及與按鍵相應的繼電器控制家用電器電路。 紅外信號的發(fā)射采用脈沖個數編碼的方式

2、，根據不同的按鍵設定不同的編碼，通 過軟件實現(xiàn)解碼，從而控制相應電器的開和關。通過硬件和軟件相結合的方式， 此設計實現(xiàn)了手持遙控器，按下一個按鍵，相應的電器接通電源開始工作，并顯 示按鍵號碼，再按一下，該電器切斷電源停止工作。此設計具有操作碼個數可隨 意設定，編程靈活多樣等優(yōu)點。關鍵詞 ：單片機；紅外；編碼解碼ABSTRACTThe aid of this ariticle is to search a way toKey Words ：MCU;Inframed;目錄1 引言 錯誤 !未定義書簽。1.1 智能家居的發(fā)展 錯誤!未定義書簽。1.2 微處理器的功能及其應用 錯誤 !未定義書簽。1.

3、3 通信技術的發(fā)展及其前景 錯誤 !未定義書簽。2 系統(tǒng)原理和部分方案比較 錯誤 !未定義書簽。2.1 系統(tǒng)原理綜述 錯誤 !未定義書簽。2.2 課題總體要求 錯誤 !未定義書簽。2.3 系統(tǒng)各部分方案比較 錯誤 !未定義書簽。2.3.1 控制方式比較 錯誤 !未定義書簽。2.3.2 信號處理方案 錯誤 !未定義書簽。2.3.3 微處理器的選擇 錯誤 !未定義書簽。3 系統(tǒng)硬件設計方案 錯誤 !未定義書簽。3.1 系統(tǒng)工作原理流程 錯誤 !未定義書簽。3.2 系統(tǒng)主控制器選擇 123.2.1 單片機（ MCU ）概述 123.2.2 MCU 芯片簡介及器件選擇 143.2.3 AT89S52

4、簡單介紹說明 153.3 信號的發(fā)射接收電路 錯誤 !未定義書簽。3.3.1 紅外發(fā)射電路設計 錯誤 !未定義書簽。3.3.2 紅外接收電路設計 錯誤 !未定義書簽。3.4 遙控鍵盤電路 錯誤 !未定義書簽。3.4.1 按鍵安裝方法 錯誤 !未定義書簽。3.4.2 矩陣掃描 錯誤 !未定義書簽。3.4.3 健功能 錯誤 !未定義書簽。3.5 數碼顯示電路 錯誤 !未定義書簽。3.5.1 驅動電路 錯誤 !未定義書簽。3.5.2 數字顯示電路 錯誤 !未定義書簽。3.6 繼電器控制家電輸出電路 錯誤 !未定義書簽。3.6.1 繼電器原理 錯誤 !未定義書簽。3.6.2 控制電路 錯誤 !未定義書

5、簽。4 程序控制 錯誤 !未定義書簽。4.1 系統(tǒng)軟件介紹 錯誤 !未定義書簽。4.2 總程序流程 錯誤 !未定義書簽。4.3 程序 錯誤 !未定義書簽。4.4 系統(tǒng)整體電路圖 錯誤!未定義書簽。5 開發(fā)環(huán)境及程序下載 錯誤 !未定義書簽。5.1 開發(fā)環(huán)境 錯誤 !未定義書簽。5.2 程序下載 錯誤 !未定義書簽。5.2.1 系統(tǒng)下載 錯誤 !未定義書簽。5.2.2 外加軟件下載 錯誤 !未定義書簽。6 系統(tǒng)測試及數據記錄 錯誤 !未定義書簽。6.1 軟件測試 錯誤 !未定義書簽。6.1.1 功能仿真 126.2.2 146.2 硬件測試及仿真 126.3 系統(tǒng)數據記錄 127 課題相關技術發(fā)

6、展前景 錯誤 !未定義書簽結 論 錯誤 !未定義書簽參考文獻 錯誤 !未定義書簽附錄 1： 程序 錯誤!未定義書簽附錄 2 ： 系統(tǒng)電路圖 錯誤!未定義書簽附錄 3 ： 系統(tǒng) PCB 圖 錯誤!未定義書簽致 謝 錯誤 !未定義書簽1 引言當今社會是數字化的社會， 也是數字集成電路廣泛應用的社會。 而數字集成 電路本身也在不斷地進行更新?lián)Q代， 不斷的進步創(chuàng)新。 它由早期的電子管、 晶體 管、小中規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路（ VLSIC ，幾萬門以上）以及 具有許多特定功能的專用集成電路 （ASIC ）。并且在現(xiàn)代高新電子產品的設計和 生產中，數字集成電路技術和現(xiàn)代電子設計技術是相互促進

7、、 相互推動又相互制 約的兩個技術環(huán)節(jié)。 前者的進步就表現(xiàn)在大規(guī)模集成電路加工技術， 即半導體工 藝技術的發(fā)展上；而后者的核心則是 EDA （電子設計自動化）技術，它使得設 計者的工作僅限于軟件的方式，即利用硬件描述語言（本文只涉及到 VHDL 硬 件描述語言）和 EDA 軟件來完成對系統(tǒng)硬件功能的實現(xiàn)，避免了硬件電路在搭 接時所出現(xiàn)的問題。1.1 ASIC 技術促使可編程邏輯器件發(fā)展隨著微電子技術的發(fā)展， 設計與制造集成電路的任務已經不再由某個大規(guī)模 的生產廠商來獨自承擔了， 更甚至于系統(tǒng)設計師們都愿意自己設計專用集成電路 （ASIC ）芯片，而且希望 ASIC 的設計周期盡可能短，最好是在

8、實驗室里就能 設計出合適的 ASIC 芯片，并且立即投入實際應用之中。 也就是這種現(xiàn)場可用的 思想促成了現(xiàn)場可編程邏輯器件（ FPLD ）的出現(xiàn)，其中應用最廣泛的當屬現(xiàn)場 可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD ）了 門20 對于電子系統(tǒng)設計來說，在以前的很長一段時間里，設計某個電子控制系統(tǒng) 大多數情況下是用指令少、 功能單一的單片機， 但是用其開發(fā)出來的硬件系統(tǒng)及 其電路結構龐大而復雜、 成本高、 經常容易發(fā)生電路方面的故障， 并且由于系統(tǒng) 是針對某一個特定的功能而設計的，對今后系統(tǒng)的升級和功能擴展都非常困難0 顯然這樣的單片機在某種程度上已經不能再滿足設計要求了0而CPLD

9、 （或FPGA ）芯片作為一種新興的設計器件，在技術上與單片機相比有很多優(yōu)勢，光 說其實現(xiàn)的工藝就有反熔絲技術、 EPROM 技術和 EEPROM 技術等0 實現(xiàn)了電 可擦除、電可改寫和紫外線擦除， 其輸出結構是可編程的邏輯宏單元， 因而它的 設計具有很強的靈活性0這些 PLD 器件的一個共同特點，就是可以實現(xiàn)速度特 性較好的邏輯功能，可見用這種 CPLD 芯片進行開發(fā)設計時，只需要增加少量 的外圍電路， 并結合可控制它的豐富的指令集合， 就可以獲得功能強大的控制系 統(tǒng)0又由于這種芯片內含有可下載程序固定接口和 EEPROM 、Flash 0因此， 開發(fā)出來的系統(tǒng)具有可升級性 （內部程序可擦除

10、，進行重新燒寫 ），用戶可以根據 需要對其進行功能擴展，既可以縮短系統(tǒng)開發(fā)周期，又可以減少開資0利用 EDA 技術（ CPLD/FPGA ）進行電子系統(tǒng)設計的最終目標，是完成專 用集成電路 ASIC 的設計和實現(xiàn)，而在電子科技高速發(fā)展的當今，再加上上述CPLD/FPGA （復雜可編程邏輯器件 / 現(xiàn)場可編程門陣列）的各種優(yōu)點，它以成 為實現(xiàn)這一途徑的主流器件。 其特點是直接面向用戶， 具有極大的靈活性和通用 性，使用方便，硬件測試和實現(xiàn)快捷，開發(fā)效率高，成本低，上市時間短，技術 維護簡單，工作可靠性能好。例如 Altera 公司最新生產的 MAXII 系列 PLD ， 這是一種基于 FPGA

11、（ LUT ）結構，集成配置芯片的 PLD ，在本質上它就是一 種在內部集成了配置芯片的 FPGA ，但由于配置時間極短， 上電就可以工作， 所 以對用戶來說，感覺不到配置過程，可以與傳統(tǒng)的 PLD 一樣使用，加上容量和 傳統(tǒng) PLD 類似，所以 Altera 公司把它歸作 PLD 。 還有像 Lattice 公司的 XP 系列 FPGA ，也是使用了同樣的原理， 將外部配置芯片集成到內部， 在使用方法 上和 PLD 類似，但是因為容量大，性能和傳統(tǒng)與 FPGA 相同，也是 LUT 架構， 所以 Lattice 仍把它歸為 FPGA 之列?？傊?，由于以上的各種突出優(yōu)點， CPLD 或 FPGA

12、 芯片已成為大多數電子設計工程師進行電子設計的首選器件。1.2 CPLD （FPGA ）實現(xiàn)系統(tǒng)控制把以CPLD （或FPGA ）芯片為核心，作為主控制器開發(fā)出來的各種測量及 控制系統(tǒng)，作為家用電子產品的一個組成部分嵌入某個系統(tǒng)中， 使其更具智能化、 擁有更多功能， 便于人們操作和使用， 從而更具時代感， 這也是家用電子產品的 發(fā)展方向和趨勢所在。 有的家用電器領域要求增加顯示、 報警和自動診斷等功能。 這就要求我們生產的產品具有自動控制系統(tǒng)。 而所謂的自動控制功能的實現(xiàn)主要 是由計算機來完成的， 可用的方法主要有兩種： 離線控制和在線控制。 離線控制 包括利用計算機實現(xiàn)對控制系統(tǒng)總體的分析、

13、 設計、仿真及建模等工作； 在線控 制就是以計算機代替常規(guī)的模擬或數字控制電路，使控制系統(tǒng)“軟化” ，讓計算 機位于其中， 并成為控制系統(tǒng)、 測試系統(tǒng)及信號處理系統(tǒng)的一個組成部分。 這類 控制由于需要有像計算機一樣的智能控制系統(tǒng)身處其中， 因此對控制系統(tǒng)有體積 小、功耗低、價格低廉以及控制功能強大等要求，而為了滿足這些要求，就應當 使用可編程邏輯器件的具體芯片來實現(xiàn)。例如：本文所研究的課題就是利用 CPLD 器件（ EP1K100QC208-3 ）為主控芯片，來實現(xiàn)系統(tǒng)的整體功能的。然而，由于 CPLD 與控制對象聯(lián)系密切， 所以設計一個系統(tǒng)， 不但對 CPLD 芯片的性能要求高，而且對設計者

14、的要求也很高。他們不但要熟練掌握 CPLD 知識，而且還要了解控制對象，懂得傳感器技術，具有一定的控制理論知識等。 還拿本文所研究的課題為例，除了利用 CPLD 具體芯片外，還用到了傳感器， A/D 轉換器以及放大顯示電路等，才實現(xiàn)完成了系統(tǒng)總體功能檢測室溫顯 示，并實現(xiàn)報警。2 系統(tǒng)原理和部分方案比較一個完整的系統(tǒng)， 必須經過系統(tǒng)整體原理分析和各部分的方案比較， 選擇最 佳最優(yōu)的實現(xiàn)方法，才能完美而立于不敗之地。2.1 系統(tǒng)原理概述當今社會， 隨著現(xiàn)代測量、 控制和自動化技術的發(fā)展， 信息采集的方法越來 越多，而在所有信息的采集途徑中，用的最普遍、最基礎的，就是傳感器。如果 把電子計算機比作

15、人的“大腦” ,那么傳感器則酷似人的“五官” （視覺、嗅覺、 味覺、聽覺和觸覺）了。其重要性則可一目了然，不過對傳感器的要求可要比人 的五官的要求高得多， 并且傳感器的種類也在日益增多， 涉及到的范圍也日益變 廣。如AD公司生產的模擬電壓輸出型的溫度傳感器 TMP35/36/37 ，它主要應 用于環(huán)境控制系統(tǒng)、過熱保護、工業(yè)過程控制、火災報警系統(tǒng)、電源系統(tǒng)監(jiān)控以 及儀器散熱風扇的控制等。還有NATIONAL SEMICONDUCTOR 生產的與微處 理器相結合的測溫及溫度控制、管理的溫度測量控制器 LM80 ，它主要應用于個 人計算機及服務器的硬件及系統(tǒng)的溫度監(jiān)控、 辦公室設備、 電子測試設備

16、等。 以 及MAXIN公司生產的主要應用于CPU冷卻控制的PWM風扇控制器及遙控溫度 傳感器MAX1669。因此，測量外界溫度的方法有很多種，然而，由于熱敏電阻 及其放大電路受到環(huán)境的影響，在不同的條件下會出現(xiàn)不同的測溫偏差，而 TMP35/36/37， LM80 ， MAX1669 這些傳感器的造價又太高， 在相同條件下，由于測溫精度、 處理精度等多方面的因素， 不同的通道也會出現(xiàn)不同的偏差， 因 此必須采用一種靈活的修正方式，這便用到了電壓型的溫度傳感器 LM35D 。它 的線性好（10mV/ C），寬量程（0-100 C），精度高（+0.4 C ），低成本，而 且采集到的是電壓型信號，易

17、于處理，使得電路簡單實用 3。如上所述，本課題的設計就是利用溫度傳感器 LM35D 來采集溫度信號的， 隨后將采集到的微弱模擬電壓信號經過放大器 OP07 放大十倍后送入 A/D 轉換 器（ ADC0804 ），將其轉換為數字信號后，再傳給 CPLD 芯片（這里用到的型 號是EP1K100QC208-3），即該系統(tǒng)的核心部件，通過硬件描述語言（VHDL ）編程進行信號處理， 然后經過預先設置好的端口將數字信號傳送給 74LS138 譯 碼器以及驅動器 CD4511 和報警器，使 LED 八段數碼管動態(tài)顯示室溫和實現(xiàn) 報警。經實驗調試，用該方法對0 C -100 C范圍的溫度測量時，測量誤差為+

18、0.4 C,可靠性好、抗干擾性能強。采用CPLD芯片作為核心監(jiān)控器對外界溫度進行測量，這樣，既可以降低對溫度傳感器和放大電路的要求， 從而降低成本， 又可以針對不同外部環(huán)境或不同通道對溫度顯示的顯示監(jiān)控設定進行靈活修改， 實現(xiàn)系統(tǒng)的升級。2.2 課題總體要求（1）利用電壓型溫度傳 感器 LM35D 作為 信息采集器件采 集室 溫并產生10mv/ C的電壓信號；(2) 利用 OP07 放大器將微弱的電壓信號放大預先設置好的倍數， 以驅動后面電 路；(3) 利用 A/D 轉換器將放大后的模擬信號轉換為數字信號，供系統(tǒng)處理；(4) 將數字信號送入 CPLD 芯片進行處理；(5) 時時顯示轉換后的室溫

19、，進行監(jiān)控；(6) 溫度超過警戒溫度時，進行報警。2.3 系統(tǒng)各部分方案比較信號采集方案比較在目前，信號采集有多種方法， 而可用于本系統(tǒng)的溫度的信號采集大致有三 種方法，下面分別介紹各種方法的優(yōu)缺點，討論它們的可行性。方案一：采用熱敏電阻采集室內溫度信號。用此方法可滿足 40 C-90 C的 測量范圍， 但熱敏電阻的精度、 重復性及其可靠性都比較差， 并且對于檢測小于 1C的溫度信號時，誤差大、不可靠，所以此方法不可取。方案二：利用電流型溫度傳感器 AD590 采集室內溫度信號。 AD590 具有 較高精度和重復性(重復性優(yōu)于 0.1 C),其良好的非線性可以保證優(yōu)于+0.2 C 的測量精度，

20、利用其重復性較好的特點，通過非線性補償，可以達到 +0.2 C測 量精度。電流型溫度傳感器 AD590 是二端器件， 它采用了一種獨特的電路結構，利 用最新的薄膜激光微調技術作最后的定標， 因而具有很高的精度。 且其靈敏度為 1uA/K ，具有很寬的工作電源電壓范圍和很高的輸入阻抗。作為一種高阻電流 源，我們不需要考慮其傳輸線上的電壓信號損失和噪聲干擾的問題， 因此特別適 合做遠距離測量或控制應用。出于同樣的道理， AD590 也特別適用于多點溫度 測量系統(tǒng)，而不必考慮選擇開關或 CMOS 多路轉換開關所引入的附加電阻造成 的誤差。但是，由于AD590采集到的信號是電流信號，所以在將數據傳給A

21、DC0804 模數轉換器之前， 必須先把電流信號轉變成電壓信號， 在此期間不但造成了一定 的信號損失， 又影響了精度， 這就要求我們在 A/D 轉換器前設計一個信號保持電 路。這樣一來，用 AD590 來檢測、采集室溫的電路就顯得很復雜。而且，在高 精度測溫電路中，還必須考慮 AD590 的輸出電流不被分流影響，因此也放棄使 用本方案。方案三： 采用電壓型溫度傳感器 LM35D 采集溫度信號。 LM35D 是精密集 成電路溫度傳感器 ， 它的輸 出電壓與 攝氏溫度線 性成比 例， 比例 關系是 10mV/ Co并且，LM35D無需外部校準或微調來提供土 0.4 C的常用的室溫精 度，就把信號損

22、失減少到了最小。而又因為它的線性性極好，所以編程時很容易 實現(xiàn)。因此，對于本課題來說，選用此方案。232模擬信號數字化處理方案由于整個系統(tǒng)主要是處理數字信號而進行工作的， 所以當由傳感器采集到模 擬信號后，必須先進行模數轉換才能夠使整個系統(tǒng)運行工作。而對于模數轉換器 件的選擇，本課題用的是 ADC0804，即系統(tǒng)采用 ADC0804模數轉換器作為 模擬信號數字化的器件，進行數字化處理，為系統(tǒng)提供數字信號量的。233信號處理方案本系統(tǒng)利用CPLD芯片進行信號處理。將經過A/D轉換器轉換后的數字信 號送入CPLD芯片，進而根據已經編好的程序（程序見附錄）處理溫度的數字 信息，進一步時時顯示室內溫度

23、和報警，達到時時監(jiān)控的目的。也就是說采用 CPLD芯片作為系統(tǒng)信號處理主控制器。顯示部分方案比較方案一：以前的電子工程師們進行電子設計時， 大部分都使用單片機通過串 口通信線TXD、RXD （ P3.0、P3.1 ），再加移位寄存器 74LS164來實現(xiàn)LED 的顯示功能，如圖2-1所示。這樣一來，使得每一個LED數碼管都需要一片74LS164，使得電路比較麻煩，并且與單片機接口的編程程序不易實現(xiàn)，所以本課題放棄使用次方案。圖2-1通過串口通信線TXO、RXD實現(xiàn)LED顯示功能方案二：近年來，國內外有許多基于串行總線方式的LED顯示器接口芯片不斷出現(xiàn)，這些芯片與另一種功能更強、速度更快的控制芯

24、片連接，可實現(xiàn)以往 單片機不能實現(xiàn)的多種功能，并且具有占用I/O 口線少，進行功能擴展方便，使用起來十分容易等特點，這就是用EDA技術來開發(fā)的CPLD芯片，因此本系 統(tǒng)選用此方案。在選用CPLD芯片后，再選用3個共陰極的8段數碼顯示管（TOD5201AE ） 來實現(xiàn)動態(tài)顯示，用 CPLD已經編好的程序來驅動一片 CD4511 和一片 74LS138就可以控制段碼和位選，以實現(xiàn)溫度顯示的功能。系統(tǒng)報警方案設計在設計開始時，想要的系統(tǒng)功能之一，是想讓在室溫達到并超過警戒溫度時， 系統(tǒng)可實現(xiàn)報警，給人以提示。在此，可用一個風鳴器和一個三極管放大電路來 實現(xiàn)報警功能。具體的電路分析，詳述見下文中。3系

25、統(tǒng)整體硬件設計方案3.1系統(tǒng)工作原理流程根據課題設計要求可知，該系統(tǒng)需要利用電壓型溫度傳感器采集室內溫度， 產生10mV/ C的電壓信號，隨后，將該信號送入放大器進行放大，再把此放大 后的信號送給A/D轉換器進行模數轉換，之后由CPLD芯片編程處理，即通過 CPLD芯片編程設定上下限報警溫度，并顯示轉換后的室溫。具體流程圖如圖 3-1所示。圖3-1系統(tǒng)流程圖在溫度信號采集電路中采用方案三，使用線性成比例（10mV/ C）的電壓 型溫度傳感器采集信號，之后，將微弱電壓信號經過整個硬件與軟件系統(tǒng)放大 100倍后的電壓信號使其顯示就是室溫。首先，使采集到的電壓信號經過放大 電路放大十倍后送入 A/D

26、轉換器（ADC0804 ）。在此，將ADC0804的基準電 壓設為2.5V，由于它為8位轉換器，其內部轉換關系將輸入信號擴大 50倍后, 才將模擬信號轉換為數字信號。之后，將轉換后的數字信號傳給CPLD芯片（EP1K100QC208-3），通過VHDL編程將擴大了 500倍的信號縮小5倍，即可將輸入的微弱電壓信號最終放大100倍，現(xiàn)在的電壓值便是室溫值。然后經過設置的I/O 口將數字信號傳送給74LS138譯碼器以及驅動器CD4511和 報警器，使LED八段數碼管動態(tài)顯示室溫和實現(xiàn)報警，從而實現(xiàn)整個系統(tǒng)的設 計功能。3.2傳感器及放大電路321電壓型溫度傳感器LM35D如圖3-2所示，是一般傳

27、感器的工作原理方框圖圖3-2傳感器原理框圖本系統(tǒng)的設計所用的傳感器為 LM35D，它是LM35系列的一種，是精密集成電路溫度傳感器，其輸出電壓與攝氏溫度線性成比例(10.0mV/ C),如圖3-3所示其關系3。U(V) A圖3-3傳感器溫度電壓關系曲線因而LM35系列有優(yōu)于用開爾文作為標準的線性溫度傳感器，在額定工作 溫度范圍內精度為土3/4 C。其密封適合用0-46晶體管封裝，也適合用塑料TO-92晶體管封裝。其特性如下：(1) 直接用攝氏溫度校準，線性 +10.0mV/ C比例因數； 在-55+150 C額定范圍內保證0.5 C精度(在 +25 C時)；(3)適用于遙控設備，因晶體片微調而

28、低費用； 工作在430V，小于60 yA漏泄電流，有較低自熱，在靜止空氣中0.08 C； 只有土 1/4 C非線性值，低阻抗輸出，1mA負載時0.1 QoLM35系列中的LM35D的工作電壓為4V20V，故可直接用溫控電路的 電源，但要加一個隔離二極管及平滑電容 C。LM35D測溫范圍0 C100 C, 輸出電壓直接與攝氏溫度成比例，靈敏度為10mV/ C。將其輸出電壓接2V直流電壓擋數字萬用表，可讀出的分辨率為 0.1 °C的溫度讀數。例如：室內溫度是 28.7 C,那么其轉換關系是28.7 °CX 10 mV/ C =287mV（3.1 ）則表上的讀數就為287mV，即

29、反映室內溫度：28.7 C。集成溫度傳感器LM35D是把測溫傳感器與放大電路做在一個硅片上，形成 一個集成溫度傳感器，它的外形與封裝如下圖（見圖 3-4 ）。卜電源正極1艸）2-輸出【比） GWD）1 2 3Vh-| 4-30VLM35D Vo_ o=T*lumV/?C3圖圖3-4 LM35D的引腳及封裝LM35D是一種輸出電壓與攝氏溫度成正比例的溫度傳感器，精度為土 1 C 最大線性誤差為土 0.5 C,靜態(tài)電流為80uA。該器件如塑封三極管（TO-92 ） 該溫度傳感器最大的特點是使用時無需外圍元件，也無需調試和較正（標定）。LM35D如下圖所示（圖3-5 ）是LM35D的典型測溫電路及其

30、轉換電路的接口電路。27“3 GND1 nF圖3-5 LM35D的典型測溫電路及與轉換電路接口在圖3-5中，經LM35D輸出端輸出的信號經過了由 75 的電阻和1uF 的電容構成的積分濾波網絡，可濾除其他的雜質信號，使采集到的與溫度成比例（10mV/ C）的電壓信號更加穩(wěn)定，之后再將溫度信號經過放大器送給 ADC0804進行轉換。322放大電路設計圖3-6 系統(tǒng)的放大電路部分如圖3-6所示，為系統(tǒng)的放大電路部分，電壓型溫度傳感器LM35D采集到的室溫為很微弱的模擬量。例如：若室溫為 26 C,那么經LM35D采集后得 到的電壓信號為0.26 V，這樣一個微弱的電壓信號，既不利于處理又容易產生

31、誤差且不穩(wěn)定。所以我們需要將此信號在整個硬件系統(tǒng)和軟件系統(tǒng)中放大100倍（如前所述），之后將其送入驅動電路，即可在 LED數碼管上顯示室溫，達 到目的。如圖所示，在放大電路中，取R6為1K是為了好計算放大倍數，R5用20K的滑動變阻器使這個0.26 V的微弱電壓信號可以在0-20的放大倍數 范圍內可調，在此，將其放大10倍，因此需要將R5調至10K。這樣經放大器 OP07放大后從第6腳輸出的電壓信號就為放大十倍的 2.6V。這樣就足以驅動 后面的電路進行工作，達到系統(tǒng)設計的目的。3.3 A/D 轉換電路部分分析3.3.1 A/D 轉換器隨著數字技術，特別是計算機技術的飛速發(fā)展與普及， 在現(xiàn)代控

32、制、通信及 檢測領域中，為提高系統(tǒng)的性能指標，對信號的處理無不廣泛的采用了數字計算 機。但由于系統(tǒng)的實際對象往往都是一些模擬量（如溫度、壓力、位移、圖象等），所以要使計算機或數字儀表能識別和處理這些信號，首先就必須將這些模擬信號 轉變?yōu)閿底中盘?，這樣就需要一種能將模擬信號轉化為數字信號的電路一一模數 轉換器（A/D轉換器）。而為了將時間和幅值都連續(xù)的模擬信號轉化為時間和幅 值都離散的數字信號，一般要經過四個過程5，如圖3-7所示。圖3-7 模數轉換流程而在實際電路中，上述四個過程中有的是合并進行的。例如，取樣和保持、量化 和編碼，往往都是在轉化過程中同時實現(xiàn)的。具體介紹如下：(1) 取樣與保持

33、取樣是將隨時間連續(xù)變化的模擬量轉換為時間離散的模擬量(這里要注意的是取樣以后信號依然是模擬量)。取樣的過程示意圖如圖3-8所示。TGVi(t)Vo(t)k1111S(t)圖3-8取樣過程圖中的傳輸門受取樣信號S (t)的控制，在S (t)的脈寬t期間，傳輸門導 通，輸出信號Vo (t)為輸入信號Vi(t)，即Vo(t)=Vi(t)，而在(Ts t)期間，傳 輸門關閉，輸出信號Vo (t) =0?？梢?，取樣就是在一個固定的時間點上采集一 個模擬信號的具體值，而要將取樣得來的模擬信號轉換為數字信號得經過一段時 間，所以有必要將取樣電路每次取得的信號通過保持電路保持一段時間，以便給后續(xù)的量化編碼提供

34、一個穩(wěn)定值，即使用保持電路使整個系統(tǒng)更加協(xié)調穩(wěn)定。(2) 量化與編碼數字信號不僅在時間上是離散的，而且在幅值上也是不連續(xù)的。任何一個數 字量的大小只能是某個規(guī)定的最小數量單位的整數倍。為了將模擬信號轉化為數字量，在A/D轉化過程中，還必須將取樣-保持電路的輸出電壓，按某種近似方 式歸化到與之相應的離散電平上。 這一轉化過程稱為數值量化，簡稱量化。量化 后的數值最后還必須用某一個代碼表示出來，這個過程就叫做編碼。經編碼得到的代碼就是A/D轉換器的最后輸出量，就是表示模擬信號大小的數字信號量。332 A/D 轉換器的選擇近年來，A/D轉換器隨著半導體技術的不斷發(fā)展而日新月異，各種性能優(yōu)異的A/D轉

35、換器層出不窮。早期的A/D轉換器與CPU接口一般采用并行總線方式， 現(xiàn)在一些采用I2C、SPI總線的新型A/D轉換器相繼被國外一些公司推出，極大 地豐富了 A/D轉換器的種類。A/D轉換器的位數與一個應用系統(tǒng)前向通道中被測量對象的精度有關。一般情況下，由于客觀條件的影響，電路設計中A/D轉換器的分辨率要高于被測量對象的信號最低分辨率。假如，我們要測量一組電源電壓，其電壓的輸出范圍是0 10V，如要求精確到0.1V，即分辨率為0.1/10=1%,那么在實際應用中我們 選擇分辨率為1/256=0.4% 的8位A/D轉換器便可滿足要求。當然，A/D轉換器 的位數越多，分辨率也就越高，但是成本也就隨之

36、愈高。因此在實際電路的設計 中，選擇A/D轉換器也不能一味強調位數，應該在滿足系統(tǒng)性能指標的前提下， 追求最高的性能價格比。目前，被廣泛使用的A/D轉換器種類很多，從接口協(xié)議上分為串行和并行兩 種方式。串行接口的A/D轉換器占用較少的CPU外部I/O資源，主要采用的協(xié)議 有SPI和I2C等方式，程序設計較并行接口略顯繁瑣，典型的芯片有 TI公司的 TLC25431543 等等。并行接口的A/D轉換器芯片目前仍占多數，流行的有 ADC0804、ADC0809、AD574等等。而本課題的設計使用的是 ADC0804來完成模擬信號向數字信號轉變的。下面就來介紹A/D轉換芯片的硬件設計方法。轉換電路+

37、5畦4CPLD芯片D I 3 J" 5 6 7 DDDDDDDDCLK*RCXK-IN.WC08O；Vret'2A-UND圖3-9 A/D轉換電路如圖3-9所示，是A/D轉換器ADC0804的硬件設計電路，其中ADC0804 是逐次逼近型8位8通道A/D模數轉換器。它的主要技術指標是：8位分辨率，土 1/2LSB的轉換精度，轉換時間典型值為100us （時鐘頻率為640KHZ時），電 源電壓為單電源5V。其引腳中DB0 DB7為8位數字信號輸出端（即轉換后的數 字量），VCC為電源端，GND為接地端，VREF為參考電壓輸入端，CLK是時鐘 信號輸入端，第6腳接的是放大器送出的

38、溫度信號量。信號從ADC0804的第6腳送入，R3與C3通過ADC0804的19腳（CLKR ） 接地與4腳（CLK ）向內部電路提供時鐘信號，以給 ADC0804 一個正確的時序， 使其正確工作。如果從量程為0-100 C LM35D采集到最高溫度100 C,那么由于LM35D 靈敏度為10mV/ C以及經過放大器OP07后放大十倍，則傳到ADC0804輸入腳 VI +的電壓信號為10V，再經過ADC0804內部的輸入電壓與基準電壓的公式 （如 下）放大50倍（此50倍為數字量的50倍）:（Ui/V REF *2） *256（3.2）其中“*”符號表示乘的意思，Ui表示為輸入電壓，即VI+，

39、Vref為ADC0804 內部設定的基準電壓（隨時可以更改）。如下圖（圖3-10 ）是A/D轉換過程：VeVx（1000 ） （0100 ） （0110 ） （0111 ）II1I t圖3-10 A/D轉換過程原理圖在硬件設計中，我們將基準電壓（Vref ）調至2.5V，將VI+=10V代入上公 式則可得ADC0804的輸出為10V電壓的256/550倍，將其送入電路的信息處 理部分一CPLD芯片，再利用軟件的方法將結果除以5便可達到最終的放大目的， 之后送入驅動電路使其顯示出最大溫度為 100 C。由于A/D轉換器的分辨率為 1/256=0.4% ，我們將最高溫度設為100 C的話，可得它的

40、測量精度為 100/256=0.4 C。那么如果將最高溫度設為50 C,我們可得它的溫度范圍為 0-50 C,測量精度為50/256=0.2 C。為了提高精度，我們將最高報警溫度設 為 50 Co還如前面的例子，如果室溫為26 C，那么經放大電路放大后傳到ADC0804 輸入角VI+的電壓信號為2.6V，將其代入上公式則可得ADC0804的輸出為2.6V 電壓的256/5 - 50倍的二進制數，將其送入系統(tǒng)的主控制器，我們再利用軟件 的方法將結果除以5便可得送入驅動電路使其顯示出的溫度為 26 Co在這個轉換 電路中，ADC0804起著兩個作用，一是將模擬量轉換為二進制的數字量，二是 將此輸入

41、信號在放大電路放大10倍后再放大50倍。ADC0804由CPLD芯片預設控制端啟動，它與CPLD的接口電路工作的流 程圖如圖3-11所示。經ADC0804轉換后的二進制數字信號通過DB0-DB7端口傳CPLD芯片 的預設輸入端，供后面編程控制，使其縮小 5倍，然后顯示室溫。CS端為 ADC0804的片選信號端，低電平有效。WR、RD分別為寫、讀端，將其與CPLD 芯片的寫、讀端相連。INTR端為中斷口，當其為高電平時表示轉換完成，之后， 送中斷信號給單片機，等待CPLD芯片發(fā)出信號接收轉換好的數據。可見，在整 個系統(tǒng)中，A/D轉換電路起著至關重要的作用。它的設計好壞直接影響著整個系 統(tǒng)的工作性

42、能。圖3-11ADC0804工作流程圖3.4系統(tǒng)主控制器選擇3.4.1 CPLD(FPGA)概述集成電路的發(fā)展大大促進了 EDA的發(fā)展，從而使電路設計從傳統(tǒng)的“自上 而下”的設計方法轉變?yōu)椤白韵露稀钡脑O計方法。設計師們都希望自己設計的 芯片能夠反映自己的思想，并且能夠及時的投入生產使用，這都有益于可編程邏 輯器件(PLD )的出現(xiàn)。現(xiàn)在應用最廣泛的PLD 主要是現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield programmable Gate Array )和復雜可編程邏輯器件( CPLD ， ComplexProgrammable Logic Device ) ?？删幊踢壿嬈骷? PLD ，Pro

43、grammable Logic Device )是 ASIC 的一個 重要分支，其發(fā)展歷程大致經歷了以下幾個階段：(1) 20 世紀 70 年代，熔絲編程的 PROM 和 PLA 器件是最早的可編程邏輯器件。(2) 20 世紀 70 年代末，對 PLA 進行了改進， AMD 公司推出 PAL 器件。(3) 20 世紀 80 年代初， Lattice 公司發(fā)明電可擦寫的，比 PAL 使用更靈活的 GAL 器件。(4) 20 世紀 80 年代中期， Xilinx 公司提出現(xiàn)場可編程概念，同時生產出世界 上第一塊FPGA 芯片，并且， Altera 公司推出 EPLD 器件，較之 Gal 器件具有更

44、高 的集成度，可用電或紫外線擦除。(5) 20 世紀 80 年代末， Lattice 公司又提出系統(tǒng)可編程技術，推出一系列具備 系統(tǒng)可編程能力的 CPLD 器件，能實現(xiàn)更復雜的邏輯功能。(6) 20 世紀90 年代，可編程邏輯集成電路技術進入飛速發(fā)展時期，器件的可用 邏輯門超過百萬門，并出現(xiàn)了內嵌發(fā)展功能模塊(如加法器、乘法器、RAM、CPU 核、 DSP 核、 PLL 等 )的 SOPC 。總的說來， PLD 器件是廠家作為一種通用型器件生產的半定制電路，用戶 可通過對器件編程實現(xiàn)所需要的邏輯功能。并且它是一種用戶可配置的邏輯器 件，其成本比較底，使用靈活，設計周期短，而且可靠性高，風險小，

45、因而很快 得到普及應用，發(fā)展非成迅速。從 20 世紀 70 年代發(fā)展到現(xiàn)在， PLD 已經在各 個方面的工藝上取得了突破和不斷發(fā)展。經歷了從PROM 、PLA 、PAL、GAL到CPLD( FPGA )、ispLSI等高密度的PLD發(fā)展過程。其中PAL和GAL都所 于簡單的 PLD ，它們結構簡單，設計靈活，對開發(fā)軟件的要求低，但是規(guī)模都 很小，難以實現(xiàn)復雜的邏輯功能，所以隨著技術的發(fā)展，種種弊端也暴露出來， 因此， CPLD 等一系列的復雜 PLD 迅速的發(fā)展起來，并向著高密度，高速度， 低功耗以及結構體系更靈活、通用范圍更廣的方向發(fā)展。復雜可編程邏輯器件( CPLD ，復雜 PLD 。統(tǒng)稱

46、將集成度達到一定程度的 PLD 器件叫做 CPLD 。 ) ，是20世紀80年代末 Lattice 公司提出的在線可編程 (isp， In system programmability )技術以后， 于 20 世紀 90 年代初出現(xiàn)的。 它是在 EPLD 的基礎上，采用 E2CMOS 工藝制作發(fā)展起來的。與 EPLD 相比， 它增加了內部連線，對邏輯宏單元和 I/O 口都有重大的改進。 CPLD 至少包括 三個部分：可編程邏輯宏單元，可編程 I/O 單元和可編程內部連線。典型的器 件有 Altera 的 MAX7000 系列， Xilinx 的 7000 和 9500 系列， Lattice

47、的PLSI/ispLSI 系列和 AMD 的 MACH 系列隨著數字邏輯系統(tǒng)功能復雜化程度的不斷加大， 集成芯片正朝著超大規(guī)模、 高密度的方向發(fā)展。與此同時，人們發(fā)現(xiàn)一個超大規(guī)模的數字時序系統(tǒng)芯片在 工作時從時間軸上來看，并不是每一瞬間系統(tǒng)的各個部分都在工作，而系統(tǒng)是 各個局部模塊功能在時間鏈上的總成。同時還發(fā)現(xiàn)，基于 SRAM 編程的 CPLD/FPGA 可以在外部邏輯的控制下，通過存儲于存儲器中不同的目標系統(tǒng) 數據的重新下載，來實現(xiàn)芯片邏輯功能的改變。正是基于這個稱之為靜態(tài)系統(tǒng) 重構的技術，有人設想利用芯片的這種分時復用特性， 用較小規(guī)模的CPLD (或 FPGA )芯片來實現(xiàn)更大規(guī)模的數

48、字時序系統(tǒng)。 在研究過程中人們卻發(fā)現(xiàn)常規(guī)的 SRAM 的 CPLD 只能實現(xiàn)靜態(tài)系統(tǒng)重構。因為該芯片功能的重新配置大約需要 數毫秒到數十毫秒量級的時間；而在重新配置數據的過程中，舊的邏輯功能失 去，新的邏輯功能尚未建立，電路邏輯在時間軸上斷裂，系統(tǒng)功能無法動態(tài)連 接。要實現(xiàn)高速的動態(tài)重構，要求芯片功能的重新配置時間縮短到納秒量級， 這就需要對 CPLD 的內部組成結構進行革新。在早期的 CPLD 中，由結構相同的邏輯陣列組成宏單元模塊。 對一個邏輯陣 列單元來說，輸入項由專用的輸入端和 I/O 端組成，來自 I/O 端口輸入項，可 通過 I/O 結構控制模塊的反饋選擇，也可以由 I/O 端直接

49、輸入，也可以是本單 元輸出的內部反饋。 所有的輸出項都經過緩沖器驅動， 并輸出其輸入的原碼及補 碼。可以看出， 早期 CPLD 中的邏輯陣列結構與 PAL、GAL 中的結構極為類似， 只是用 EPROM 單元取代了 PAL 中的熔絲和 GAL 中的 EEPROM 單元。和 GAL 一樣， CPLD 可實現(xiàn)擦除和再編程功能。在基本結構中，每個或門有 8 個固定 乘積項，也就是說邏輯陣列單元中的或門陣列是固定的、 不可編程的， 當遇到復 雜的組合邏輯時，需要的乘積項可能超過 8 個，這就要用兩個或多個邏輯單元 來實現(xiàn)，致使器件的利用率不高。為此，目前的 CPLD 在邏輯陣列單元結構方 面做了很大的

50、改進，主要表現(xiàn)在以下兩個方面：(1) 乘積項數目不同的邏輯陣列單元對于復雜的邏輯器件來說， 邏輯函數往往需要附加乘積項。 以便利用其他宏 單元以提供以提供所需的邏輯資源， 還可以利用其結構中具有的共享和并聯(lián)擴展 乘積項。達到盡可能的少占資源，并且盡可能的加快工作速度的目的。(2) 具有兩個或項輸出的邏輯陣列單元 每個邏輯陣列單元可以共享相鄰單元中的乘積項，也可以使本單元中的兩個或項都可用于相鄰的兩個單元中， 這樣，既提高了器件內部各單元的利用率， 又 可實現(xiàn)更為復雜的邏輯功能。CPLD 的 I/O 口控制模塊， 根據器件的類型和功能的不同， 可有各種不同的 結構形式， 但基本上每個模塊都由輸出

51、極性轉換電路、 觸發(fā)器和輸出三態(tài)緩沖器 三部分及于它們相關的選擇電路組成。 各個生產廠家可以根據不同的用途和使用 對象的不同進行選擇生產，以求達到最佳的生產和使用目的。3.4.2 CPLD 芯片簡介及器件選擇CPLD （或 FPGA ）的主要生產廠家是 Altera 公司、 Xilinx 、Lattice 等， 各自都有自己的產品特點。（1）Altera 公司 CPLD 的系列型號Altera 公司多年來一直在 PLD 行業(yè)保持著領先地位，并在我國有著較多的 用戶，該公司的 PLD 器件具有高性能、高集程度、高性價比、低功耗等特點。 主要型號有膠合（glue ）邏輯類的MAX系列，低價位的AC

52、EX系列、高速FLEX 系列、高密度的 APEX 系列等。而后來又推出的 EPM 系列和 EPF 系列的集程 度更是大大提高，性能更加優(yōu)越。在眾多的產品系列中， Altera 公司推出的新型低成本 CPLD 器件 ACEX 系列的主要特點為： 密度范圍大， 從1萬到10 萬門（56,000 到257,000 系統(tǒng) 門）；配備鎖相環(huán)（PLL）技術，與64位、66MHZ的PCI兼容；產品系列從 原 1.8v 擴展至 2.5v ；提供系統(tǒng)速度超過 115MHZ 的高性能功能。所以， ACEX 系列是許多設計者進行設計的優(yōu)選器件。（2）Xilinx 公司 CPLD 的系列型號Xilinx 公司是在 1

53、985 年首次推出 CPLD 器件的，隨后不斷的推出新的集 程度更高、速度更快、價格更低的 CPLD 器件。其主要的 CPLD 器件以 CoonRunner 和 XC9500 兩大系列為代表。其中 XC9500 系列被廣泛應用于 通信、網絡和計算機等產品中。該系列器件采用快閃存技術，比E2CMOS 技術工藝的速度更快，功耗更低。目前， Xilinx 公司 XC9500 系列 CPLD 的 tPD 可 達4ns，宏單元數可達288個，系統(tǒng)時鐘可達200MHZ。XC9500系列器件支 持 PCI 總線規(guī)范和 JTAG 邊界掃描測試功能，具有在系統(tǒng)可編程（ isp ）能力。 該系列有 XC9500

54、、 XC9500XV 和 XC9500XL 三種類型，內核電壓分別為 5V 、 2.5V 、 3.3V ，也就如前所說，其功耗很低。（3）Lattice 公司 CPLD 的系列型號Lattice 公司是最早推出 PLD 器件的公司， 20 世紀 90 年代以來， Lattice 公司首先發(fā)明了 isp技術，并將E2CMOS與isp技術相結合，使CPLD的應用 領域有了巨大的發(fā)展。其產品主要有 ispLSI 、 ispMACH 等系列。集程度在 1 萬門到 2.5 萬門之間。工作電壓在 3.3V ，而其 I/O 口引腳可兼容 5V、 3.3V 和 2.5V 等接口標準。可用于高位的數字系統(tǒng)中，準

55、確率很高。其中 ispLSI 系列器件又分為四個系列： ispLSI1000 系列、 ispLSI2000 系 列、ispLSI6000 系列和ispLSI8000 系列。都可以滿足復雜程度很高的邏輯功 能設計。根據以上所述，各個廠家生產的CPLD芯片可謂各有各的優(yōu)點，功能都很齊 全，而在本系統(tǒng)的設計中，對CPLD芯片的選擇是選用了 Altera公司ACEX1K 系列的EP1K100QC208-3 。因為本人在平時的實踐訓練中用的多數都是此芯 片，有較多的關于EP1K100QC208-3的資料可以查詢，對EP1K100QC208-3的大多性能都有了一定的了解，用起來可以得心應手，并且與其他的C

56、PLD芯片比起來，EP1K100QC208-3這一型號的優(yōu)點也很多，功能也很強大，故選擇該器件。343 EP1K100QC208-3簡單介紹說明EP1K100QC208-3（管腳圖見附錄 2 ）是Altera 公司生產的 ACEX1K系列中的一個型號。它一共有 208個管腳，其中I/O 口有124個，GNDIN有 20 個，VCCIN 有 11 個，VCCIO 有 14 個，VCC_CLK 和 GND_CLK 各有一 個，另外還有時鐘、數據輸入、專用程序下載口等一共是37個。在此芯片上有如此多的I/O 口，其目的就是為了方便用戶可以任意定義信號的輸入輸出口， 從而實現(xiàn)復雜的邏輯功能。這也是CPLD 的復雜功能所在，更是 EP1K100QC208-3 的用途所在。由于由CPLD芯片的預設輸出口發(fā)出的電壓信號非常微弱，因此，需要將 其放大，才能帶動蜂鳴器使其工作。R8用一個滑動變阻器使這個電壓信號的放 大倍數可調，此報警電路的輸入引腳由 CPLD