計(jì)算機(jī)組成原理綜合習(xí)題和解答

1、 17. 假設(shè)機(jī)器的假設(shè)機(jī)器的主要部件主要部件有：程序計(jì)數(shù)器有：程序計(jì)數(shù)器PC，指令寄存器，指令寄存器IR，通用寄存器，通用寄存器R0、R1、R2、R3，暫存器，暫存器C、D，ALU，移位器，存儲(chǔ)器地址，移位器，存儲(chǔ)器地址寄存器寄存器MAR，存儲(chǔ)器數(shù)據(jù)寄存器，存儲(chǔ)器數(shù)據(jù)寄存器MDR及存儲(chǔ)矩及存儲(chǔ)矩陣陣M。 （1）要求采用）要求采用單總線結(jié)構(gòu)單總線結(jié)構(gòu)畫出包含上述部畫出包含上述部件的件的硬件框圖硬件框圖，并注明數(shù)據(jù)流動(dòng)方向。，并注明數(shù)據(jù)流動(dòng)方向。 （2）畫出）畫出ADD（R1），（），（R2）指令在取指指令在取指階段和執(zhí)行階段的階段和執(zhí)行階段的信息流程圖信息流程圖。 R1寄存器存放寄存器存放源操

2、作數(shù)地址，源操作數(shù)地址，R2寄存器存放目的操作數(shù)的地址。寄存器存放目的操作數(shù)的地址。 （3）寫出對(duì)應(yīng)該流程圖所需的全部）寫出對(duì)應(yīng)該流程圖所需的全部微操作微操作命令命令。 解：解： （1）采用）采用單總線結(jié)構(gòu)單總線結(jié)構(gòu)的的CPU硬件框硬件框圖如下：圖如下：（2）ADD（R1），（），（R2） （3）對(duì)應(yīng)該流）對(duì)應(yīng)該流程圖所程圖所 指令流程圖如下：指令流程圖如下： 需的全部微操需的全部微操作命令。作命令。 PCMARMM讀讀PC+1 PC R1o，MARi1 R MDRo，CiR2o，MARi1 RMDRo，DiMM讀讀MM讀讀+，MDRi0 -W公操作公操作MM寫寫 18. 假設(shè)機(jī)器的主要部件同

3、假設(shè)機(jī)器的主要部件同17題，題，外加一個(gè)控制門外加一個(gè)控制門G。 （1）要求采用）要求采用雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)（每組總線的數(shù)據(jù)流動(dòng)方向是（每組總線的數(shù)據(jù)流動(dòng)方向是單單向的向的），畫出包含上述部件的硬），畫出包含上述部件的硬件框圖，并注明數(shù)據(jù)流動(dòng)方向。件框圖，并注明數(shù)據(jù)流動(dòng)方向。 （2）畫出）畫出SUB R1，R3完完成成（R1）-（R3）R1操作的指操作的指令周期信息流程圖（假設(shè)指令地令周期信息流程圖（假設(shè)指令地址已放在址已放在PC中），并列出相應(yīng)的中），并列出相應(yīng)的微操作控制信號(hào)序列。微操作控制信號(hào)序列。 解：解： （1）雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)的的CPU硬件框圖硬件框圖如下如下： （2） SU

4、B R1，R3指令周期流程圖如指令周期流程圖如下：下：PCMARMM讀讀PC+1 PC R1o，G，CiR2o，G，Di-，G，R1i 19. 下表給出下表給出8條微指令條微指令I(lǐng)1I8及所包含的微命令控制信號(hào)，設(shè)及所包含的微命令控制信號(hào)，設(shè)計(jì)微指令操作控制字段格式，要計(jì)微指令操作控制字段格式，要求求所使用的控制位最少所使用的控制位最少，而且保，而且保持微指令本身內(nèi)在的持微指令本身內(nèi)在的并行性并行性。 解：為使設(shè)計(jì)出的微指令操作控制字段解：為使設(shè)計(jì)出的微指令操作控制字段最最短短，并且保持微指令本身內(nèi)在的，并且保持微指令本身內(nèi)在的并行性并行性，應(yīng)采，應(yīng)采用用混合編碼法混合編碼法。首先找出。首先找

5、出互斥互斥的微命令組，為的微命令組，為便于分析，將微命令表重畫如下（表中的便于分析，將微命令表重畫如下（表中的 表表示該條微指令有這個(gè)微命令）：示該條微指令有這個(gè)微命令）： 由表中微命令的分布情況可看出：由表中微命令的分布情況可看出：a、b、c、d、e微命令的并行性太高，因此不能放在微命令的并行性太高，因此不能放在同一字段中。另外，由分析可知，在同一字段中。另外，由分析可知，在2、3、4分組的互斥組中，分組的互斥組中，3個(gè)一組的微命令互斥組對(duì)個(gè)一組的微命令互斥組對(duì)控制位的壓縮作用最明顯控制位的壓縮作用最明顯。因此，應(yīng)盡可能多。因此，應(yīng)盡可能多的找出的找出3個(gè)一組的互斥組?，F(xiàn)找出的互斥組有：個(gè)一

6、組的互斥組?，F(xiàn)找出的互斥組有：cfj，dij，efh，fhi，bgj，ehj，efj等等。等等。 從中找出從中找出互不相重的互斥組互不相重的互斥組有兩個(gè)：有兩個(gè)：dij，efh。則：微指令操作控制字段格式安排如下：。則：微指令操作控制字段格式安排如下： 1 1 1 1 2 2 各字段編碼分配如下：各字段編碼分配如下：a 0 無(wú)操作無(wú)操作； b 0 無(wú)操作無(wú)操作； 1 a微命令；微命令； 1 b微命令微命令c 0 無(wú)操作無(wú)操作； g 0 無(wú)操作無(wú)操作； 1 c微命令；微命令； 1 g微命令微命令dij 00 無(wú)操作無(wú)操作； efh 00 無(wú)操作無(wú)操作； 01 d微命令；微命令； 01 e 10

7、i微命令；微命令； 10 f 11 j微命令；微命令； 11 h 注：每組都應(yīng)為注：每組都應(yīng)為“無(wú)操作無(wú)操作”留一種編碼。留一種編碼。 與采用直接控制法與采用直接控制法比較比較： 直接控制法：直接控制法：10個(gè)微命令需個(gè)微命令需10位位操作控制位；操作控制位； 本方案：本方案：10個(gè)微命令需個(gè)微命令需8位位操作控制位，壓操作控制位，壓縮了縮了2位位。1. 設(shè)某機(jī)主頻為設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含，每個(gè)機(jī)器周期平均含2個(gè)個(gè)時(shí)鐘周期，每條指令平均有時(shí)鐘周期，每條指令平均有2.5個(gè)個(gè)機(jī)器周期，機(jī)器周期，試問(wèn)該機(jī)的試問(wèn)該機(jī)的平均指令執(zhí)行速度平均指令執(zhí)行速度為多少為多少M(fèi)IPS？若機(jī)器主頻若

8、機(jī)器主頻不變不變，但每個(gè)機(jī)器周期平均含，但每個(gè)機(jī)器周期平均含4個(gè)個(gè)時(shí)鐘周期，每條指令平均有時(shí)鐘周期，每條指令平均有5個(gè)個(gè)機(jī)器周期，則機(jī)器周期，則該機(jī)的該機(jī)的平均指令執(zhí)行速度平均指令執(zhí)行速度又是多少又是多少M(fèi)IPS？由？由此可得出什么此可得出什么結(jié)論結(jié)論？ 解：先通過(guò)主頻求出解：先通過(guò)主頻求出時(shí)鐘周期時(shí)鐘周期，再求出，再求出機(jī)機(jī)器周期器周期和和平均指令周期平均指令周期，最后通過(guò)平均指令周，最后通過(guò)平均指令周期的期的倒數(shù)倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：求出平均指令執(zhí)行速度。計(jì)算如下：時(shí)鐘周期時(shí)鐘周期=1/8MHz=0.12510-6 =125ns機(jī)器周期機(jī)器周期=125ns2=250ns平均指

9、令周期平均指令周期=250ns2.5=625ns平均指令執(zhí)行速度平均指令執(zhí)行速度=1/625ns=1.6MIPS 當(dāng)參數(shù)改變后：當(dāng)參數(shù)改變后：機(jī)器周期機(jī)器周期= 125ns4=500ns=0.5s 平均指令周期平均指令周期=0.5s5=2.5s 平均指令執(zhí)行速度平均指令執(zhí)行速度=1/2.5s=0.4MIPS 結(jié)論：結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不不一定一樣一定一樣。2、某、某CPU的主頻為的主頻為8MHz，若已知每個(gè)機(jī)器周期，若已知每個(gè)機(jī)器周期平均包含平均包含4個(gè)個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為為0.8MIPS，試求該機(jī)的，試

10、求該機(jī)的平均指令周期平均指令周期及每個(gè)指令及每個(gè)指令周期含幾個(gè)周期含幾個(gè)機(jī)器周期機(jī)器周期？若改用時(shí)鐘周期為？若改用時(shí)鐘周期為0.4s的的CPU芯片，則計(jì)算機(jī)的芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度平均指令執(zhí)行速度為多少為多少M(fèi)IPS？若要得到平均每秒？若要得到平均每秒40萬(wàn)次萬(wàn)次的指令執(zhí)行速度，的指令執(zhí)行速度，則應(yīng)采用則應(yīng)采用主頻主頻為多少的為多少的CPU芯片？芯片？ 解：先通過(guò)解：先通過(guò)主頻主頻求出求出時(shí)鐘周期時(shí)鐘周期時(shí)間，再進(jìn)時(shí)間，再進(jìn)一步求出一步求出機(jī)器周期機(jī)器周期和和平均指令周期。平均指令周期。 時(shí)鐘周期時(shí)鐘周期=1/8MHz=0.12510-6 =125ns 機(jī)器周期機(jī)器周期=125ns4

11、=500ns=0.5s 平均指令周期平均指令周期=1/0.8MIPS =1.25 10-6=1.25s 每個(gè)指令周期所含機(jī)器周期個(gè)數(shù)每個(gè)指令周期所含機(jī)器周期個(gè)數(shù) = 1.25s/0.5s=2.5個(gè)個(gè) 當(dāng)芯片改變后，相應(yīng)參數(shù)變?yōu)椋寒?dāng)芯片改變后，相應(yīng)參數(shù)變?yōu)椋?機(jī)器周期機(jī)器周期=0.4s4=1.6s 平均指令周期平均指令周期=1.6s2.5=4s 平均指令執(zhí)行速度平均指令執(zhí)行速度=1/4s =0.25MIPS 若要得到平均每秒若要得到平均每秒40萬(wàn)次的指令執(zhí)行速度，萬(wàn)次的指令執(zhí)行速度，則應(yīng)采用的主頻為：則應(yīng)采用的主頻為： 平均指令周期平均指令周期=1/0.4MIPS =2.5 10-6=2.5s

12、機(jī)器周期機(jī)器周期=2.5s2.5=1s 時(shí)鐘周期時(shí)鐘周期= 1s4=0.25s 主頻主頻=1/0.25s=4MHz 設(shè)有一運(yùn)算器通路如下圖所示，假設(shè)操作數(shù)a和b(均為補(bǔ)碼)分別放在通用寄存器R1和R2中，ALU有+、-、M（傳送）三種操作功能。試回答： （1）指出相容性微操作和相斥性微操作 （2）采用字段直接編碼方式設(shè)計(jì)適合于此運(yùn)算器的微指令格式 （3）畫出設(shè)計(jì)1/2（a-b)送R2的微程序流程圖，試問(wèn)執(zhí)行周期需用幾條微指令？ （4）按設(shè)計(jì)的微指令格式，寫出（3）要求的微代碼 3. 設(shè)設(shè)CPU共有共有16根地址線根地址線，8根數(shù)據(jù)線根數(shù)據(jù)線，并，并用用-MREQ（低電平有效）作訪存控制信號(hào)，（

13、低電平有效）作訪存控制信號(hào)，R/-W作讀寫命令信號(hào)（高電平為讀，低電評(píng)為寫）。作讀寫命令信號(hào)（高電平為讀，低電評(píng)為寫）?，F(xiàn)有下列存儲(chǔ)芯片：現(xiàn)有下列存儲(chǔ)芯片：ROM（2KX8位，位，4KX4位，位，8KX8位），位），RAM（1KX4位，位，2KX8位，位，4KX8位），及位），及74138譯碼譯碼器和其他器和其他門電路門電路（門電路自定）。試從上述規(guī)格（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。和存儲(chǔ)芯片的連接圖。要求：要求： （1）最小最小4K地址地址為為系統(tǒng)系統(tǒng)程序區(qū)，程序區(qū)，409616383地址范圍為地址范圍為用戶用戶程序區(qū)；程序區(qū)；

14、（2）指出）指出選用選用的存儲(chǔ)芯片類型及數(shù)量；的存儲(chǔ)芯片類型及數(shù)量； （3）詳細(xì)）詳細(xì)畫出畫出片選邏輯。片選邏輯。 解：解： （1）地址空間分配圖地址空間分配圖： （2）選片選片：ROM：4KX4位：位：2片片； RAM：4KX8位：位：3片片； （3）CPU和存儲(chǔ)器連接邏輯圖和存儲(chǔ)器連接邏輯圖及及片選邏片選邏輯輯：CBA -Y0-Y1-Y2-Y3 4. 說(shuō)明存取周期和存取時(shí)間的說(shuō)明存取周期和存取時(shí)間的區(qū)別區(qū)別。 解：存取周期和存取時(shí)間的主要解：存取周期和存取時(shí)間的主要區(qū)別區(qū)別是：是：存取時(shí)間僅為完成一次操作的時(shí)間存取時(shí)間僅為完成一次操作的時(shí)間，而存取周，而存取周期不僅包含操作時(shí)間，還包含操作后線路的期不僅包含操作時(shí)間，還包含操作后線路的恢恢復(fù)時(shí)間復(fù)時(shí)間。即：。即： 存取周期存取周期 = 存取時(shí)間存取時(shí)間 + 恢復(fù)時(shí)間恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為寬度為32位，存取周期為位，存取周期為200ns，則存儲(chǔ)器的，則存儲(chǔ)器的帶寬是多少？帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。息的最大數(shù)量。 存儲(chǔ)器帶寬存儲(chǔ)器帶寬 = 1/200ns X 32位位= 160M