中規(guī)模集成電路的應(yīng)用實驗報告_第1頁
中規(guī)模集成電路的應(yīng)用實驗報告_第2頁
中規(guī)模集成電路的應(yīng)用實驗報告_第3頁
已閱讀5頁,還剩15頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、實驗題目中規(guī)模集成電路的應(yīng)用(一)實驗時間2019 年 10 月30 日一、實驗?zāi)康?.74ls138 74ls139 74ls148 功能驗證;2.用 74ls138 74ls139 實現(xiàn)全加器、全減器二實驗環(huán)境(1)+5v 直流電源(2)邏輯電平開關(guān)(3)邏輯電平顯示器(4)multisim isis(5)集成芯片 74ls138,74ls139,74ls148,74ls20、74ls00(6)直流數(shù)字電壓表三、實驗內(nèi)容與步驟1. 74ls139 功能驗證基本功能驗證:如右圖2. 74ls148 功能驗證基本功能驗證:如下圖3.用 74ls138 以及 74ls00 實現(xiàn)全加器、全減器(1

2、)實驗分析:74ls138 三個輸入對應(yīng) 8 個輸出,意思就是一個 3 位的二進(jìn)制輸入對應(yīng)一個 10 進(jìn)制的一位例如 abc 輸入 111 那他那邊的 y 就會輸出對應(yīng)的一個位置如果 abc 譯碼為 8 那 y 里面就有一個位被弄為低電平。74ls138 就是 38 譯碼器,是 ttl 系列的,也就是 74 系列,有三個輸入端 a0,a1,a2,其中 a2 是高位,輸出是八個低電平輸出 y0 y7,工作電壓一般的 5v。(2)用 74ls138、74ls00 實現(xiàn)全加器電路圖如下:(4)全減器真值表:用 74ls138、74ls00 實現(xiàn)全減器電路圖如下:四、實驗總結(jié)通過本次課程設(shè)計對全加器器

3、的設(shè)計和實現(xiàn),確實積累和總結(jié)了不少的經(jīng)驗, 鍛煉了我的獨立工作和實際動手能力,加深了對全加器工作原理的認(rèn)識,提高了對復(fù)雜的綜合性實踐環(huán)節(jié)具有分析問題、解決問題、概括總結(jié)的實際工作能力。經(jīng)過這次短暫的實驗報告, 使我從中學(xué)到了不少的道理,真正的理解到,理論與實踐之間還是有很大的距離,這必將有利于我們以后的學(xué)習(xí)。使我明白,在以后的學(xué)習(xí)中,要不斷的完善自己的知識體系結(jié)構(gòu),注意理論與實踐的結(jié)合,學(xué)知識關(guān)鍵是要學(xué)活,而不能死記死搬書本上的知識,關(guān)鍵是要會靈活應(yīng)用,這樣所學(xué)到的東西才真正的學(xué)以致用,才達(dá)到了學(xué)習(xí)的真正目的!實 驗 題目中規(guī)模集成電路的應(yīng)實 驗 時 2019 年 11用(二)間月 6 日一、

4、實驗?zāi)康模?)74ls247 74ls248 74ls85 74ls283 基本功能驗證。(2)用 74ls283 實現(xiàn) 8421 碼轉(zhuǎn)為余 3 碼。二實驗環(huán)境(1)+5v 直流電源(2)邏輯電平開關(guān)(3)集成塊 74ls248(4)multisim isis三、實驗內(nèi)容與步驟1.74ls247 是 4 線七段譯碼器/驅(qū)動器(bcd 輸入,oc,15v)2.74ls248 是 4 線七段譯碼器/驅(qū)動器(bcd 輸入,有上拉電阻),輸出端(a-g)為低電平有效,可直接驅(qū)動指示燈或共陰極 led。3.74ls85 兩個位數(shù)相同的二進(jìn)制數(shù)進(jìn)行比較4.74ls283 可進(jìn)行兩個 4 位二進(jìn)制數(shù)的加法運

5、算,每位有和輸出14,進(jìn)位由第四位得到 c4.四實驗過程與分析74ls247 驗證如右圖74ls248 驗證如下圖74ls85 驗證如下圖74ls283 將 8421 碼轉(zhuǎn)為余 3 碼(如右圖)j1 端為輸入 8421 碼端。 燈 x1、x2、x3、x4 分別代表余三循環(huán)碼的四位高低電平,燈亮代表高電平 1,燈滅代表低電平 0.(如下圖)輸入為 8421 碼制的 0111 時輸出為相對應(yīng)的余三碼制的應(yīng)為 1111,結(jié)果如下圖:五、實驗總結(jié)實驗前一定要做好預(yù)習(xí)工作,在具體的實驗操作過程中一定要細(xì)心,比如在引腳設(shè)定時一定要做到“對號入座”,曾經(jīng)自己由于管腳插反了,耗費了很多時間。實驗中遇到的各種大

6、小問題基本都應(yīng)自己獨立排查解決,這對于自己獨立解決問題的能力也是一個極大地提高和鍛煉。實驗 計數(shù)器的應(yīng)用(一)題目一、實驗?zāi)康挠?74ls74 74ls112 組成異步 4 位二進(jìn)制加法和減法計數(shù)器二實驗環(huán)境multisim isis三、實驗內(nèi)容與步驟1.74ls74加法器(左圖)實 驗 時 2019 年 11 月間27 日74ls74法器減(左圖)74ls112 加法器(下圖) 74ls112減法器(下圖)四、實驗過程與分析(1)用 74ls74 構(gòu)成 4 位加法計數(shù)器:首先需要 4 個 d 觸發(fā)器,然后將 d 觸發(fā)器接成 t觸發(fā)器,即把 q接到 d。同時把 q在接到下一個 d 觸發(fā)器的脈沖

7、上。也就是說只有第一個 d 觸發(fā)器要接外來脈沖,其他三個 d 觸發(fā)器的脈沖都來自于上一個 d 觸發(fā)器的 q,接外來脈沖的那個d 觸發(fā)器的輸出是最低位。(2)用 74ls74 做 4 位減法計數(shù)器:同樣將 4 個 d 觸發(fā)器接成 t觸發(fā)器,只不過這回是將 q 接到下一個 d 觸發(fā)器的脈沖上。(3)用 74ls112 做 4 位加法計數(shù)器:74ls112 是 jk 觸發(fā)器,它做 4 位加法計數(shù)器的思路和 d 觸發(fā)器一樣,就是先把自己連成 t觸發(fā)器,也就是只保留翻轉(zhuǎn)功能,所以把每個 jk 觸發(fā)器的 j,k 都輸入為 1。同樣需要 4 個jk 觸發(fā)器,但是 jk 觸發(fā)器的脈沖是下降沿有效,所以和就和前

8、面相反了,q 接脈沖才是加法器,q接脈沖是減法器。五、實驗總結(jié)1. 實驗設(shè)計選擇電路芯片時,應(yīng)該先了解芯片的構(gòu)造,原理,主要用途。像本實驗要求用 74ls74 和 74ls112 芯片。通過了解可知道到 74ls74 是 d 觸發(fā)器,74ls112 是 jk 觸發(fā)器。做實驗設(shè)計時,應(yīng)該按步驟設(shè)計:列真值表根據(jù)真值表列出邏輯函數(shù)表達(dá)式并化簡根據(jù)化簡了的邏輯表達(dá)式畫出邏輯電路圖, 選擇適當(dāng)?shù)碾娐沸酒侠聿季€設(shè)計實驗線路。實 驗 題 計數(shù)器的應(yīng)用(二)目一、 實驗?zāi)康?4ls161 74ls160 基本功能驗證,用 74ls161 74ls160 分別構(gòu)成模 12,模 7 計數(shù)器二實驗環(huán)境multi

9、sim isis三、實驗內(nèi)容與步驟實 驗 2019 年 12 月時間4 日74ls160:1.用于快速計數(shù)的內(nèi)部超前進(jìn)位 2.用于 n 位級聯(lián)的進(jìn)位輸出 3.同步可編程序4.有置數(shù)控制線 5.二極管箝位輸入 6.直接清零同步計數(shù)同步計數(shù) 74ls160 是十進(jìn)制計數(shù)器,也就是說它只能記十個數(shù)從 0000-1001(0-9)到 9 之后再來時鐘就回到 0,首先是 clk,這是時鐘。之后是rco,這是輸出,mr 是復(fù)位低電頻有效(圖上接線前面花圈的都是低電平有效)load 是置數(shù)信號,當(dāng)他為低電平時,在始終作用下讀入 d0 到 d3。為了使 161 正常工作 enp 和 ent 接 1 另外d0

10、到 d3 是置數(shù)端 q0 到 q3 是輸出端。這種同步可預(yù)置十進(jìn)計數(shù)器是由四個 d 型觸發(fā)器和若干個門電路構(gòu)成,內(nèi)部有超前進(jìn)位,具有計數(shù)、置數(shù)、禁止、直接(異步)清零等功能。74ls160 功能驗證右圖74ls161:74ls161 是 4 位二進(jìn)制同步計數(shù)器,該計數(shù)器能同步并行預(yù)置數(shù)據(jù),具有清零置數(shù),計數(shù)和保持功能,具有進(jìn)位輸出端,可以串接計數(shù)器使用。各引出端的邏輯功能如下。1 腳為清零端/rd,低電平有效。2 腳為時鐘脈沖輸入端 cp,上升沿有效(cp)。36 腳為數(shù)據(jù)輸入端a0a3,可預(yù)置任意四位二進(jìn)制數(shù)。7 腳和 10 腳分別為計數(shù)控制端 ep 和 et,當(dāng)其中有一腳為低電平時計數(shù)器保

11、持狀態(tài)不變,當(dāng)均為高電平時為計數(shù)狀態(tài)。9 腳為同步并行置數(shù)控制端/ld,低電平有效。1114 腳為數(shù)據(jù)輸出端 qq30。15腳為進(jìn)位輸出端 rco,高電平有效。74ls161 為四位二進(jìn)制,74ls160 為 2-10 進(jìn)制;且都為同步可預(yù)置計數(shù)器。74ls161 是 4 位二進(jìn)制同步計數(shù)器(直接清除),74ls160 是 4 位十進(jìn)制同步計數(shù)器(直接清除)。74ls161 m=7,m=1274ls161 m=7,m=12 計數(shù)器計數(shù)器原理:74ls161 是 m=16 計數(shù)器,可以轉(zhuǎn)換為任意 16 以內(nèi)的計數(shù)器,如果大于 16,可以用多片74ls161 串行級聯(lián),構(gòu)成 m=n 的計數(shù)器,n

12、片 74ls161 可以構(gòu)成m=16n 的計數(shù)器。 下圖是 74ls161 m=7 計數(shù)器,使用的是反饋置零法模 7.計數(shù)與置數(shù)端無關(guān)所以輸入接多少都可以。(右圖)下圖是 74ls161,m=12 計數(shù)器,原理和 m=7 一樣,只是反饋置 0 從 7 變成了 12,12 的二進(jìn)制數(shù)是 1100,所以將q3,q2 接入二輸入與非門接到 mr 置 0 即可。(下圖)74ls160 m=774ls160 m=7,m=12m=12 計數(shù)計數(shù)器器原理:和 74ls161 一樣,只是基礎(chǔ)模值變?yōu)榱?10。n 片的模值為 10n。同樣是反饋置 0 法 m=7 計數(shù),由于 710,所以得用兩片 74ls160

13、組成 m=100 計數(shù)器,輸入端都不用接,計數(shù)輸出與輸入端無關(guān),左邊是個位,右邊是十位,個位使能端全部接 1,十位使能端一個接 1,一個接個位進(jìn)位輸出,當(dāng)個為滿 10,rco 變?yōu)楦唠娖?,十位使能端變?yōu)?1,1 開始計數(shù)十位進(jìn)一之后,enp 又變?yōu)榈碗娖?,十位保持,個位一直在計數(shù)。m=12,就讓個位 q1,和十位 q0 接二輸入與非門到兩個的 mr,運行仿真,當(dāng)數(shù)碼管變?yōu)?11 時,下一位就轉(zhuǎn)為00。(下圖)五、實驗總結(jié)在整個設(shè)計的過程中,關(guān)鍵在于時序電路的連接及電路的細(xì)節(jié)設(shè)計上,連接時要特別注意分清各個管腳,要分析原理以及可行的原因,是整個電路可穩(wěn)定工作。從中我感覺到每個實驗都是要反復(fù)實跋,

14、其過程可能相當(dāng)繁瑣,但總會有所收獲的實 驗 題 計數(shù)器的應(yīng)用(三)目二、 實驗?zāi)康尿炞C 74ls90 的功能利用 74ls90 構(gòu)成模 7 計數(shù)器。二實驗環(huán)境isis三、實驗內(nèi)容與步驟74ls90 模 7;8421(bcd)置零法:循環(huán)圈: 000000010010001101000101011000008421(bcd)置九法:循環(huán)圈: 000000010010001101000101100100005421(bcd)置零法:循環(huán)圈: 0000000100100011010010001001實 驗 時 2019 年 12 月間11 日00005421(bcd)置九法:循環(huán)圈:00000001

15、00100011010010001100000074ls90 8421bcd計數(shù)(右圖)74ls90=5421bcd 計數(shù)下圖用 74ls90 分別用 4 種方法構(gòu)成模 7 計數(shù)器:8421(bcd)置零法:(右圖)8421(bcd)置九法:(下圖)5421(bcd)置零法:(下圖)5421(bcd)置九法:(下圖)五、實驗總結(jié)1.芯片使用存在功能好壞2.電源連接不正確,接地點接到-5v 上或接到模擬電子實驗箱的電源上,非常危險,上電后芯片可能燒毀。3 邏輯開關(guān)電平前的發(fā)光二極管不亮,檢查進(jìn)入數(shù)字實驗箱的電源連接線斷4.實驗箱電源連接正確,電路自查確定無誤后,電路驗證還是不正確的情況下進(jìn)行下面

16、的排錯檢查:(1) 檢查芯片的電源和地的電平是否正確 (注意電源和地的引腳號)(2)芯片的置數(shù)端和清零端是否連接正確(3)時鐘信號輸入是否正確。(4)從輸出端按邏輯功能狀態(tài)往前一步一步排查實 驗 題 寄存器的應(yīng)用目一、實驗?zāi)康氖煜ひ莆患拇嫫?74ls194 的邏輯功能及使用方法;熟悉 4 位移位寄存器的應(yīng)用。驗證 74ls194 的功能利用 74ls194 構(gòu)成環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。二實驗環(huán)境isis三、實驗內(nèi)容與步驟將 clk 與 cp 連接,mr 高電平有效,連接電路,得出下圖:實 驗 2019 年 12 月時間18 日當(dāng) cp=x,cr-=0,s1=s0=x時,它的功能是清除。如下圖

17、:當(dāng) cp 為上升沿有效,cr-=1,s1=s0=0 時,它的功能是送數(shù),即q3q2q1q0=d3d2d1d0,如下圖:當(dāng) cp 為上升沿有效,cr-=1,s1=1,s0=0 時,它的功能是左移,如下圖:當(dāng) cp 為上升沿有效,cr-=1,s1=s0=0 時,它的功能是保持,如下圖:利用 74ls194 做環(huán)形計數(shù)器,把移位寄存器的輸出反饋到它的串行輸入端,就可以進(jìn)行循環(huán)移位,如圖所示。設(shè)初態(tài)為 q3q2q1q0=1000,則在 cp 作用下,模式設(shè)為右移,輸出狀態(tài)依次為:利用 74ls194 做扭環(huán)形計數(shù)器,電路圖如下:扭環(huán)形計數(shù)器的實驗原理是從初始值 0000,開始,首先變?yōu)?0001,再

18、到 0011,一直變化到 1111,在變化為1110 直到變?yōu)槌跏贾?0000,總共進(jìn)行了八次變化得到,如圖二與圖三所示,每一次都是向左移位進(jìn)行變化。環(huán)形計數(shù)器與扭環(huán)形計數(shù)器的不同在于扭環(huán)行計數(shù)器是加了一個 74ls04 與非門而來。環(huán)形計數(shù)器是在脈沖 cp的作用下,從 q0 移動到 q3 左移位,其缺點是死循環(huán)太多,有 2*n-n 個狀態(tài)沒有用。扭環(huán)形計數(shù)器是在清 0 信號作用下,初始狀態(tài)為 0,在計數(shù)器脈沖 cp 的作用下輸入八個脈 q4 輸出一個對稱方波,其若有 n 個觸發(fā)器可以構(gòu)成 2n個觸發(fā)器。五、實驗總結(jié)我們用到了移位寄存器在本次試驗中,移位寄存器是一個具有移位功能的寄存器,是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器,只需要改變左、右移的控制信號便可實現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為:串入串出、串入并出、并入串出、并入并出四種形式。我們主要用到的集成塊為 74ls194,它是一個四位

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論