數(shù)字電子實(shí)驗(yàn)指導(dǎo)書(精)

1、數(shù)字電子實(shí)驗(yàn)指導(dǎo)書遼寧石油化工大學(xué)職業(yè)技術(shù)學(xué)院目錄、基礎(chǔ)實(shí)驗(yàn)部分實(shí)驗(yàn)一 集成邏輯門電路邏輯功能的測(cè)試實(shí)驗(yàn)二 集成邏輯門電路的參數(shù)測(cè)試實(shí)驗(yàn)三 組合邏輯電路的實(shí)驗(yàn)分析實(shí)驗(yàn)四 數(shù)據(jù)選擇器實(shí)驗(yàn)五 觸發(fā)器的功能及應(yīng)用實(shí)驗(yàn)六 計(jì)數(shù)器的功能及應(yīng)用實(shí)驗(yàn)七 中規(guī)模集成計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)八 計(jì)數(shù)、譯碼、顯示綜合實(shí)驗(yàn)實(shí)驗(yàn)九 利用TTL集成邏輯門構(gòu)成脈沖電路實(shí)驗(yàn)十555時(shí)基電路、設(shè)計(jì)性實(shí)驗(yàn)部分實(shí)驗(yàn)一 熟悉實(shí)驗(yàn)系統(tǒng)-門電路邏輯功能驗(yàn)證實(shí)驗(yàn)二 組合邏輯數(shù)字電路設(shè)計(jì)實(shí)驗(yàn)三 時(shí)序邏輯數(shù)字電路設(shè)計(jì)基礎(chǔ)實(shí)驗(yàn)部分實(shí)驗(yàn)一 集成邏輯門電路邏輯功能的測(cè)試一、實(shí)驗(yàn)?zāi)康?熟悉數(shù)字邏輯實(shí)驗(yàn)箱的結(jié)構(gòu)、基本功能和使用方法。2、掌握常用非門、與非門、

2、或非門、與或非門、異或門的邏輯功能及其測(cè)試方法。二、實(shí)驗(yàn)儀器及設(shè)備1數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、 萬用表1只3、 元器件：74LS00 74LS04 74LS55 74LS86各一塊導(dǎo)線若干三、實(shí)驗(yàn)內(nèi)容1、測(cè)試74LS04（六非門）的邏輯功能將74LS04正確接入面包板，注意識(shí)別1腳位置（集成塊正面放置且缺口向左，則左下角為1腳）重點(diǎn)講解，按表1-1要求輸入高、低電平信號(hào)，測(cè)出相應(yīng)的輸出邏輯 電平。得表達(dá)式為 Y = A表1-1 74LS04邏輯功能測(cè)試表1A1Y2A2Y3A3Y4A4Y5A5Y6A6Y0101010101011010101010102、測(cè)試74LS00（四2輸入端與非門）邏輯功能將

3、74LS00正確接入面包板，注意識(shí)別1腳位置，按表1-2要求輸入高、低電平信號(hào), 測(cè)出相應(yīng)的輸出邏輯電平。得表達(dá)式為 Y = AB表1-2 74LS00邏輯功能測(cè)試表1A1B1Y2A2B2Y3A3B3Y4A4B4Y0010010010010110110110111011011011011101101101103、測(cè)試74LS55（二路四輸入與或非門）邏輯功能將74LS55正確接入面包板，注意識(shí)別1腳位置，按表1-3要求輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平，填入表中。（表中僅列出供抽驗(yàn)邏輯功能用的部分?jǐn)?shù)據(jù)）表1-3 74LS55部分邏輯功能測(cè)試表ABCDEFGHY00 :00000010000000

4、1100000010100000011100000100100000101100 :0001P1010000011111111111111111111111111111111111111100001111011111111111111111111111111111111111001000001111111111111111111111111111111111111000111101111111111111111111111111111111111111010001111111111111111111111111111111111111111111100111111110本器件的邏輯表達(dá)式應(yīng)為：

5、Y=ABCD EFGH,與實(shí)側(cè)值相比較，功能正確。4、測(cè)試74LS86（四異或門）邏輯功能將74LS86正確接入面包板，注意識(shí)別1腳位置，按表1-4要求輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平。得表達(dá)式為Y=AB表1-4 74LS86邏輯功能測(cè)試表1A1B1Y2A2B2Y3A3B3Y4A4B4Y000000000000011011011011101101101101110110110110、實(shí)驗(yàn)儀器及設(shè)備四、實(shí)驗(yàn)結(jié)果分析（回答問題）若測(cè)試74LS55的全部數(shù)據(jù)，所列測(cè)試表應(yīng)有256種輸入取值組合。用實(shí)驗(yàn)箱、萬用表作一個(gè)實(shí)驗(yàn)示范，并強(qiáng)調(diào)測(cè)試方法及萬用表的用法。實(shí)驗(yàn)二 集成邏輯門電路的參數(shù)測(cè)試一、實(shí)驗(yàn)?zāi)康?/p>

6、掌握TTL和CMOS!非門主要參數(shù)的意義及測(cè)試方法。進(jìn)一步熟悉數(shù)字邏輯實(shí)驗(yàn)箱的基本功能和使用方法。1數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、萬用表2只3、元器件：74LS20( T063)、CC4012各一塊，2CK11 4只電阻及導(dǎo)線若干三、實(shí)驗(yàn)內(nèi)容(簡單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形)1、TTL與非門74LS20靜態(tài)參數(shù)測(cè)試導(dǎo)通電源電流Icci和截止電源電流ICCH。測(cè)試電路如圖2-1。74LS20為雙與非門,兩個(gè)門的輸入端作相同處理。測(cè)得Icc=12mA Icc=1.6mA圖2-1圖2-2低電平輸入電流IiL和高電平輸入電流IiH。每一門和每一輸入端都測(cè)試一次。測(cè) 試電路如圖2-2。2、電壓傳輸特性。調(diào)節(jié)電位器

7、RV，使V從0V向5V變化，逐點(diǎn)測(cè)試V和V。值,將結(jié)果記錄入下表中。測(cè)試電路如圖2-3。-32-圖、實(shí)驗(yàn)儀器及設(shè)備參數(shù)1A1B1C1D2A2B2C2DIiL(mA)1.11.21.11.01.01.11.11.0IiH(uA)999910998r*TT-Vi0.30.511.21.31.351.41.451.51.61.72.43.6Vo3.63.632.72.42.11.61.31.00.70.30.30.33、CMO雙四輸入與非門CC4012靜態(tài)參數(shù)測(cè)試將CC4012正確插入面包板，測(cè)電壓傳輸特性。測(cè)試電路和方法同上，輸出端為空 載測(cè)量。將結(jié)果記錄入下表中。Vi00.5122.32.42.

8、452.52.552.62.734.55Vo55555555000000四、實(shí)驗(yàn)結(jié)果分析（回答問題）1、 測(cè)量TTL與非門輸出低電平時(shí)要加負(fù)載， 因?yàn)橐蠹蓧K有一定帶負(fù)載的能力，而TTL與非門輸出低電平時(shí)會(huì)有較大負(fù)載電流。圖2-3中R選用360Q是根據(jù)最大允 許負(fù)載電流為：扇出系數(shù)（8）X低電平輸入電流I iL（1.6mA）得到的。若R很小會(huì) 使負(fù)載電流過大，無法得到正常的輸出低電平。2、 與非門輸入端懸空可以當(dāng)作輸入為“T,因?yàn)閼铱障喈?dāng)于R=x,由輸入端負(fù) 載特性可得此結(jié)論。3、TTL或非門閑置輸入端的處置方法：與其它輸入端并聯(lián)；接地。4、 實(shí)驗(yàn)中所得ICCL和|CCH為整個(gè)器件值，單個(gè)門

9、電路的ICCL和ICCH為所測(cè)值的一 半。5、CC4012的VDc=15V,則其VO=14.95V、V0L=0.05V、VTH=7.5V。重點(diǎn)講解組合邏輯電路的實(shí)驗(yàn)分析的方法與步驟及在實(shí)驗(yàn)設(shè)備中如何去實(shí)現(xiàn)。實(shí)驗(yàn)三組合邏輯電路的實(shí)驗(yàn)分析一、實(shí)驗(yàn)?zāi)康?、 學(xué)會(huì)組合邏輯電路的實(shí)驗(yàn)分析方法。2、 驗(yàn)證半加器、全加器的邏輯功能。、實(shí)驗(yàn)儀器及設(shè)備1數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、萬用表2只3、元器件：74LSO0 74LS20各一塊，74LS55 74LS86各一塊電阻及導(dǎo)線若干三、實(shí)驗(yàn)線路圖四、實(shí)驗(yàn)內(nèi)容1、測(cè)試用與非門構(gòu)成的電路的邏輯功能按圖3-1接線。按下表要求輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平，并填入表中 分析

10、電路的邏輯功能為半加器，寫出邏輯表達(dá)式為：Y=A B Z=AB2、 測(cè)試用異或門和與非門組成的電路的邏輯功能按圖3-2接線。按下表要求輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平，并填入表中 分析電路的邏輯功能為半加器，寫出邏輯表達(dá)式為Sn=ABCn=ABABYZ000001101010、實(shí)驗(yàn)儀器及設(shè)備3、測(cè)試用異或門、非門和與或非門組成的電路的邏輯功能按圖3-3接線。按下表要求輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平，并填入表中分析電路的邏輯功能為半加器，寫出邏輯表達(dá)式為：Sn=A BCCn=AB+（AB）CAnBnCn-1SnCn0000000110010100110110010101011100111111

11、五、實(shí)驗(yàn)結(jié)果分析（回答問題）1總結(jié)用實(shí)驗(yàn)來分析組合邏輯電路功能的方法為：按圖接線，將輸入的所有取值組合對(duì)應(yīng)輸出測(cè)出來，得到該電路的真值表，進(jìn)而 寫出邏輯函數(shù)表達(dá)式，概述電路的邏輯功能講解74LS138的用法及數(shù)據(jù)選擇器在微機(jī)控制等領(lǐng)域的應(yīng)用。此為學(xué)生自擬實(shí)驗(yàn) 由學(xué)生自擬，老師著重是輔導(dǎo)。實(shí)驗(yàn)四數(shù)據(jù)選擇器一、實(shí)驗(yàn)?zāi)康?進(jìn)一步熟悉用實(shí)驗(yàn)來分析組合邏輯電路功能的方法。2、 了解中規(guī)模集成八選一數(shù)據(jù)選擇器74LS151的應(yīng)用。3、 了解組合邏輯電路由小規(guī)模集成電路設(shè)計(jì)和由中規(guī)模集成電路設(shè)計(jì)的不同特點(diǎn)1101ABSnCn00000110101011011數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、萬用表1只3、元器件：74L

12、SO0 74LS04各1塊，74LS20 74LS151各1塊導(dǎo)線若干三、實(shí)驗(yàn)線路圖邏輯電平開關(guān)圖5-2圖5-3四、實(shí)驗(yàn)內(nèi)容（簡單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形）1、利用數(shù)字邏輯實(shí)驗(yàn)箱測(cè)試74LS151A選一數(shù)據(jù)選擇器的邏輯功能，按圖5-1接 線，將實(shí)驗(yàn)結(jié)果記錄在下表中。選 通地址輸入數(shù)據(jù)輸入輸出SA2A1A0D0D1D2D3D4D5D6D7YY1XXXXXXXXXXX010000D0XXXXXXXD0D0A2v YA174LS151SADD0D1 DZ D3 D4 D5D6 D7LED電平顯示|F電平訂開關(guān)邏輯一電平開靈-A2早 _A1 T4LS1515MD1JOOID5MD7邏輯削- -財(cái)關(guān)財(cái)關(guān)

13、WR-電平T-開關(guān)YY _74LS151了A2A1卻DO D1D2D3DID5D6D?001XD1XXXXXXD1D1010XXD2XXXXXD2D2011XXXD3XXXXD3D3100XXXXD4XXXD4D4101XXXXXD5XXD5D5110XXXXXXD6XD6D6111XXXXXXXD7D7D72、交通燈紅用R、黃用丫、綠用G表示，亮為1,滅為0。只有當(dāng)其中一只亮?xí)r為 正常Z=0,其余狀態(tài)均為故障Z=1。該交通燈故障報(bào)警電路如圖5-1，接線并檢查電路 的邏輯功能，將結(jié)果記錄在下表中，可得表達(dá)式為：Z(R,Y，G =Em(0，3，5，6，7)R丫GZ0001001001000111

14、10001011110111113、有一密碼電子鎖，鎖上有四個(gè)鎖孔A B C D,按下為1,否則為0,當(dāng)按下A和B或A和D或B和D時(shí)，再插入鑰匙，鎖即打開。若按錯(cuò)了鍵孔，當(dāng)插入鑰匙 時(shí)，鎖打不開，并發(fā)出報(bào)警信號(hào)，有警為1,無警為0。設(shè)計(jì)出電路如圖5-3，按圖接 線并檢查電路的邏輯功能，列出表述其功能的真值表，記錄實(shí)驗(yàn)數(shù)據(jù)如下表，可得表 達(dá)式為：F(AB,C,D)=Em (0,1,2,3,4,6,7,8,10,11,13,14,15ABCDFABCDF0000110001000111001000101101010011110111010011100001010110110110111101011

15、1111111五、實(shí)驗(yàn)結(jié)果分析（回答問題）1由以上實(shí)驗(yàn)測(cè)試結(jié)果，可知74LS151八選一的功能正常。2、用中規(guī)模集成電路設(shè)計(jì)邏輯函數(shù)的特點(diǎn)為： 較小規(guī)模集成電路更便于修改設(shè)計(jì), 且設(shè)計(jì)中多使用最小項(xiàng)表達(dá)式，設(shè)計(jì)思想可以更加清晰。講解74LS151的用法及數(shù)據(jù)選擇器在微機(jī)控制等領(lǐng)域的應(yīng)用。 此為學(xué)生自擬實(shí)驗(yàn) 由學(xué)生自擬，老師著重是輔導(dǎo)。實(shí)驗(yàn)五 觸發(fā)器的功能及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)測(cè)試觸發(fā)器邏輯功能的方法。2、進(jìn)一步熟悉RS觸發(fā)器、集成JK觸發(fā)器和D觸發(fā)器的邏輯功能及觸發(fā)方式3、進(jìn)一步熟悉數(shù)字邏輯實(shí)驗(yàn)箱中單脈沖和連續(xù)脈沖發(fā)生器的使用方法。二、實(shí)驗(yàn)儀器及設(shè)備1、數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、萬用表1只3、

16、雙蹤示波器XJ4328XJ4318臺(tái)4、元器件：74LSO0 74LS74各1塊，74LS20 74LS76各1塊導(dǎo)線若干四、實(shí)驗(yàn)內(nèi)容（簡單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形）1、基本RS觸發(fā)器邏輯功能測(cè)試?yán)脭?shù)字邏輯實(shí)驗(yàn)箱測(cè)試由與非門組成的基本RS觸發(fā)器的邏輯功能，R、S接電平 開關(guān)，QQ接電平顯示，將結(jié)果記錄在下表中。步驟RSQQ功能00011不定10101置021101保持31010置141110保持2、集成JK觸發(fā)器邏輯功能測(cè)試CPJKSDRDQQX11QQ1100110101101100111010101101010/11/0（1）直接置0和置1端的功能測(cè)試（2）JK邏輯功能的測(cè)試按下表測(cè)試并

17、記錄JK觸發(fā)器的邏輯功能（表中CP信號(hào)由實(shí)驗(yàn)箱操作板上的單次 脈沖發(fā)生器提供）。JKCPnQn*Q00010/10/100P 100/10/1n4010/10/10100/10An010/10/1i0100/11AAr010/10/11100/11/0（3）JK觸發(fā)器計(jì)數(shù)功能測(cè)試使觸發(fā)器處于計(jì)數(shù)狀態(tài)（J=K=1），CP信號(hào)由實(shí)驗(yàn)箱操作板中的連續(xù)脈沖（矩形波） 發(fā)生器提供，可分別用低頻（f= 110HZ）和高頻（f=20150KHZ兩檔進(jìn)行輸入，分別 用實(shí)驗(yàn)箱上的LED電平顯示器和XJ4328雙蹤示波器觀察工作情況，記錄CP與Q的工 作波形，Q狀態(tài)更新發(fā)生在CP的下降沿。Q信號(hào)的周期是CP信號(hào)周

18、期的兩倍。3、集成D觸發(fā)器邏輯功能測(cè)試（1）D觸發(fā)器邏輯功能的測(cè)試按下表測(cè)試并記錄D觸發(fā)器的邏輯功能（表中CP信號(hào)由實(shí)驗(yàn)箱操作板上的單次脈 沖發(fā)生器提供）。DCPnQn十十Q0010/10100/10/11010/11100/10/1（2） D觸發(fā)器計(jì)數(shù)功能測(cè)試使觸發(fā)器處于計(jì)數(shù)狀態(tài)（D=）,CP端由實(shí)驗(yàn)箱操作板中的連續(xù)脈沖（矩形波）發(fā) 生器提供，可分別用低頻（f= 1-10HZ）和高頻（f=20-150KHZ）兩檔進(jìn)行輸入，分別用 實(shí)驗(yàn)箱上的LED電平顯示器和XJ4318/XJ4328雙蹤示波器觀察工作情況，記錄CP與Q的工作波形，Q狀態(tài)更新發(fā)生在CP的上升沿。Q信號(hào)的周期是CP信號(hào)周期的兩倍

19、。五、實(shí)驗(yàn)結(jié)果分析（回答問題）1、畫出工作波形圖。2、比較各種觸發(fā)器的邏輯功能及觸發(fā)方式：基本RS觸發(fā)器：置0、置1、保持功能，有不定狀態(tài)；低電平觸發(fā)。JK觸發(fā)器：置0、置1、保持、計(jì)數(shù)功能，有低電平有效的直接置0、置1端；下 降沿觸發(fā)。D觸發(fā)器：置0、置1、保持、功能，有低電平有效的直接置0、置1端；上升沿 觸發(fā)。六、思考題六、思考題將一個(gè)帶直接置0/1端的JK觸發(fā)器置為0有以下幾種方法:CPJKSDRDXXX100111；（1次或2次）1111將一個(gè)帶直接置0/1端的JK觸發(fā)器置為1有以下幾種方法:CPJKSDRDXXX10r 101r 1；（1次或2次）1111將一個(gè)帶直接置0/1端的D

20、觸發(fā)器置為0有以下幾種方法:CPDSDRDJK融友諳旳訂數(shù)派形圏融友諳旳訂數(shù)派形圏D融發(fā)器的計(jì)數(shù)波形圖融發(fā)器的計(jì)數(shù)波形圖XX10011；（1次或2次）Q11將一個(gè)帶直接置0/1端的D觸發(fā)器置為1有以下幾種方法:CPDSDRDXX01111；（1次或2次）Q11講解小規(guī)模計(jì)數(shù)器的應(yīng)用及組成原理實(shí)驗(yàn)六 計(jì)數(shù)器的功能及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)計(jì)數(shù)器邏輯功能的測(cè)試方法。2熟悉計(jì)數(shù)器（異步三位二進(jìn)制加/減法及十進(jìn)制加法）的工作原理二、實(shí)驗(yàn)儀器及設(shè)備1、數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、萬用表1只3、雙蹤示波器XJ4328XJ4318臺(tái)4、元器件：74LSO0 74LS76各1塊導(dǎo)線若干三、實(shí)驗(yàn)線路圖a s-3四、實(shí)

21、驗(yàn)內(nèi)容（簡單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形）1、異步二進(jìn)制加法計(jì)數(shù)器按圖8-1接線，組成一個(gè)三位異步二進(jìn)制加法計(jì)數(shù)器，CP信號(hào)可利用數(shù)字邏輯實(shí)驗(yàn)箱上的單次脈沖發(fā)生器或低頻連續(xù)脈沖發(fā)生器，清0信號(hào) RD由邏輯電平開控制，計(jì)數(shù)器的輸出信號(hào)接LED電平顯示器，按下表進(jìn)行測(cè)試并記錄。RDCPQ3Q2Q十進(jìn)制數(shù)0X0000100000r 1111 :7r 2110 n631015r 4100450113601027001180000IJCP- 1C1Jr4ciI(2)在CP端加高頻連續(xù)脈沖，用示波器觀察各觸發(fā)器輸出端的波形，并按時(shí)間對(duì)應(yīng)關(guān)系畫出CP Q、Q、Q端的波形。2、異步二進(jìn)制減法計(jì)數(shù)器在預(yù)習(xí)時(shí)畫出用J

22、K觸發(fā)器構(gòu)成的三位異步二進(jìn)制減法計(jì)數(shù)器的邏輯電路如圖8-2。按圖接線，然后按步驟1所述內(nèi)容進(jìn)行測(cè)試。RDCPQQQQZ十進(jìn)制數(shù)0X00000010000000100010120010023001103401000450101056011006701111781100089100119100000003、異步十進(jìn)制加法計(jì)數(shù)器按圖8-3接線，組成一個(gè)異步十進(jìn)制加法計(jì)數(shù)器，CP信號(hào)可利用數(shù)字邏輯實(shí) 驗(yàn)箱上的單次脈沖或低頻連續(xù)脈沖發(fā)生器， 清o信號(hào) RD由邏輯電平開關(guān)控制，各觸發(fā) 器的輸出端及進(jìn)位輸出端分別接到LED電平顯示插孔，按下表進(jìn)行測(cè)試并記錄。RDCPQQQQZ十進(jìn)制數(shù)0X0000001000

23、0000100r 0 110120010023001103401r 0 100 :45010105601100670111178110008910011910000000(2)在CP端加高頻連續(xù)脈沖，用示波器觀察各觸發(fā)器輸出端的波形，并按時(shí)間五、實(shí)驗(yàn)結(jié)果分析(回答問題)1畫出工作波形圖。二進(jìn)制加/減法計(jì)數(shù)器的相同點(diǎn)：都為異步計(jì)數(shù)器，進(jìn)位信號(hào)取自低位狀態(tài)的邊沿 相異點(diǎn)：進(jìn)位信號(hào)分別取自低位狀態(tài)的下降沿和上升沿。講解中規(guī)模計(jì)數(shù)器的應(yīng)用及組成原理實(shí)驗(yàn)七 中規(guī)模集成計(jì)數(shù)器的應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉中規(guī)模集成計(jì)數(shù)器的功能及應(yīng)用。2、進(jìn)一步熟悉數(shù)字邏輯實(shí)驗(yàn)箱中的譯碼顯示功能。二、實(shí)驗(yàn)儀器及設(shè)備1、數(shù)字邏輯

24、實(shí)驗(yàn)箱1臺(tái)2、萬用表1只3、雙蹤示波器XJ4328/XJ4318臺(tái)4、元器件：74LSO0 74LS20 74LS161各1塊導(dǎo)線若干臼佃QCQOACO EP74LS1615CPD C B A Rd-IIII0 110圖P-3三、實(shí)驗(yàn)線路圖四、實(shí)驗(yàn)內(nèi)容（簡單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形）（一）用74LS161及輔助門電路實(shí)現(xiàn)一個(gè)10進(jìn)制計(jì)數(shù)器：1、 利用異步清o端 RD。電路圖如圖9-1。2、 利用同步置數(shù)端 匚，從0000開始計(jì)數(shù)。電路圖如圖9-2。3、 利用同步置數(shù)端 LD，到1111結(jié)束。電路圖如圖9-3。4、利用同步置數(shù)端 匚，從某狀態(tài)DCBA開始，至用一狀態(tài)D1CB1A1結(jié)束。 （例:

25、從0001開始，到1010結(jié)束的10進(jìn)制）電路圖如圖9-4。計(jì)數(shù)器的CP端接低頻連續(xù)脈沖，輸出狀態(tài)接LED電平顯示，邏輯電平開關(guān)作為并 行輸入數(shù)據(jù)，觀察計(jì)數(shù)器的功能。列出表述其功能的計(jì)數(shù)狀態(tài)順序表，記錄實(shí)驗(yàn)數(shù)據(jù)。電路圖9-1、圖9-2數(shù)據(jù)為下表：CPQDQCQBQA十進(jìn)制數(shù)0000001000112P 0P 01023001134r 01004ETODOCQBQAEP 創(chuàng)創(chuàng)CPD CLDB A. Rdrv圖9-4圖5-1圖9-250101560110670111781000891P 0019:1000000電路圖9-3的數(shù)據(jù)為下表:CPQQQBQA十進(jìn)制數(shù)0P 0110610111721000

26、83P 100 :194101010510111161100127110113811101491111151000000電路圖9-4的數(shù)據(jù)為下表:CPQDQCQBQA十進(jìn)制數(shù)00001110010220011330100440101550110660111771000881001991010101000000（二）利用實(shí)驗(yàn)箱上的高頻連續(xù)脈沖作CP,用示波器觀察QDQCQBCA的波形,并按時(shí)間對(duì)應(yīng)關(guān)系記錄下來。（略）五、實(shí)驗(yàn)結(jié)果分析（回答問題）1、74LS161的置0端為異步置0,置數(shù)端為同步置數(shù)2若要求計(jì)數(shù)器具有暫停計(jì)數(shù)功能，可以：A封鎖CP信號(hào)B令EP=ET=0此為學(xué)生自擬實(shí)驗(yàn)由學(xué)生自擬，老

27、師著重輔導(dǎo)實(shí)驗(yàn)八 計(jì)數(shù)、譯碼、顯示綜合實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、熟悉中規(guī)模集成電路計(jì)數(shù)器的功能及應(yīng)用。2、熟悉中規(guī)模集成電路譯碼器的功能及應(yīng)用。3、 熟悉LED數(shù)碼管及顯示電路的工作原理。4、 學(xué)會(huì)綜合測(cè)試的方法。二、實(shí)驗(yàn)儀器及設(shè)備1、數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、 萬用表1只3、 元器件：74LS90 2塊74LS49（或74LS249）1塊共陰型LED數(shù)碼管1塊導(dǎo)線若干三、實(shí)驗(yàn)線路圖y，嚴(yán).1”嚴(yán)a y I _a*甘才尹哥圏10-1四、實(shí)驗(yàn)內(nèi)容（簡單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形用集成計(jì)數(shù)器74LS90分別組成8421碼十進(jìn)制和六進(jìn)制計(jì)數(shù)器，然后連接成一個(gè)60進(jìn)制計(jì)數(shù)器（6進(jìn)制為高位、10進(jìn)制為低位）。其中1

28、0進(jìn)制計(jì)數(shù)器用實(shí)驗(yàn)箱上的LED譯碼顯示電路顯示（注意高低位順序及最高位的處理），6進(jìn)制計(jì)數(shù)器由自行設(shè)計(jì)、 安裝的譯碼器、數(shù)碼管電路顯示，這樣組成一個(gè)60進(jìn)制的計(jì)數(shù)、譯碼、顯示電路。用 實(shí)驗(yàn)箱上的低頻連續(xù)脈沖（調(diào)節(jié)頻率為1-2HZ）作為計(jì)數(shù)器的計(jì)數(shù)脈沖，通過數(shù)碼管觀 察計(jì)數(shù)、譯碼、顯示電路的功能為正確。五、實(shí)驗(yàn)結(jié)果分析1、 簡要說明數(shù)碼管自動(dòng)計(jì)數(shù)顯示的情況：該計(jì)數(shù)器從00遞增加1,直到59后， 又回到00狀態(tài)。2、 根據(jù)實(shí)驗(yàn)中的體會(huì)，說明綜合測(cè)試較復(fù)雜中小規(guī)模數(shù)字集成電路的方法：分單 元電路安裝、調(diào)試。六、回答思考題1、共陰、共陽LED數(shù)碼管應(yīng)分別配用譯中為1和譯中為0輸出方式的譯碼器。a fr

29、 j f V74LS49 h tf a y算74LS49BI5 1n CK Aca A11JQDQCQBOAOoGc Ou OA74LS909%74LS9OS（i總CP,_ 11I_12、數(shù)碼管驅(qū)動(dòng)電路中的電阻值是根據(jù)額定工作電流來確定的如果60進(jìn)制計(jì)數(shù)器采用高位接10進(jìn)制、低位接6進(jìn)制的方式，計(jì)數(shù)順序?yàn)椋旱?位按6進(jìn)制計(jì)數(shù)，所以00遞增到05后，下一個(gè)狀態(tài)為10，再遞增到15，下一個(gè)狀態(tài) 為20，以此類推，直到95后，回00狀態(tài)。介紹振蕩器的原理及實(shí)現(xiàn)方法。實(shí)驗(yàn)九 利用TTL集成邏輯門構(gòu)成脈沖電路一、實(shí)驗(yàn)?zāi)康?、掌握用集成門構(gòu)成多諧振蕩器和單穩(wěn)電路的基本工作原理。2、了解電路參數(shù)變化對(duì)振蕩器

30、波形的影響。3、了解電路參數(shù)變化對(duì)單穩(wěn)電路輸出脈沖寬度的影響。、實(shí)驗(yàn)儀器及設(shè)備1數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、萬用表1只3、雙蹤示波器XJ4328/XJ4318 1臺(tái)4、元器件：74LS00 1塊、1.2K電位器1只、電阻、電容、導(dǎo)線 若干三、實(shí)驗(yàn)內(nèi)容1、多諧振蕩器圖11-1多諧振蕩器2、環(huán)形振蕩器圖11-2環(huán)形振蕩器將74LS00 2輸入四與非門、電阻、電容等按圖11-1接線。用示波器觀察V1、V01、V2、V）的波形。按時(shí)間對(duì)應(yīng)關(guān)系記錄下來，測(cè)出振蕩器輸出波形的周期。將74LS00 2輸入四與非門、電阻、電容等按圖11-2接線。經(jīng)檢查無誤后方可接通電源。用示波器觀察V1、W、2、V3、V0的波形，

31、按時(shí)間對(duì)應(yīng)關(guān)系記錄下來。改變電位器的阻值，用示波器觀察振蕩周期的變化趨勢(shì)，計(jì)算出該振蕩器振蕩頻率的變化范圍：fmin=33.4kHzfmax=434.8kHz3、積分型單穩(wěn)電路按圖11-3接線，用實(shí)驗(yàn)箱上的高頻連續(xù)脈沖作為輸入信號(hào)V10. OluFTL1220-&氏iVolET圖圖11-3積分型單穩(wěn)電路積分型單穩(wěn)電路用示波器觀察，調(diào)整輸入波形為一定脈沖寬度時(shí)，用示波器觀察 的波形，按時(shí)間對(duì)應(yīng)關(guān)系記錄下來，測(cè)出輸出脈沖的寬度:tpi=0.7uS將圖11-3再加一級(jí)非門輸出，比較兩種電路的輸出波形有無不同，將電容改為0.01uF，再測(cè)量電路輸出脈沖的寬度：tp2=2.1uS四、實(shí)驗(yàn)分析1、

32、波形圖2、將實(shí)驗(yàn)所得數(shù)據(jù)與理論計(jì)算值相比較，不一致的原因：測(cè)量誤差；理論計(jì)算誤 差。3、總結(jié)歸納元件參數(shù)的改變對(duì)電路參數(shù)的影響:環(huán)形振蕩器：電阻改變使周期相應(yīng)變化；積分型單穩(wěn)：電容改變使輸出脈寬相應(yīng)變化。圖圖11-1 W圖圖11-2波形波形圖圖11-3波形波形4.6VTliuS實(shí)驗(yàn)十555時(shí)基電路一、實(shí)驗(yàn)?zāi)康?、熟悉555時(shí)基電路邏輯功能的測(cè)試方法。2、熟悉555時(shí)基電路的工作原理及其應(yīng)用。二、實(shí)驗(yàn)儀器及設(shè)備1數(shù)字邏輯實(shí)驗(yàn)箱1臺(tái)2、 萬用表1只3、 雙蹤示波器XJ4328/XJ4318 1臺(tái)4、元器件：NE555 1塊、1.2K電位器1只、電阻、電容、導(dǎo)線 若干三、實(shí)驗(yàn)線路四、實(shí)驗(yàn)內(nèi)容1、55

33、5時(shí)基電路邏輯功能測(cè)試（1） 按圖12-1接線，將R端接實(shí)驗(yàn)箱的邏輯電平開關(guān)，輸出端OUT和放電管輸 出端DIS分別接LED電平顯示，檢查無誤后，方可進(jìn)行測(cè)試。（注：放電管導(dǎo)通時(shí)燈 滅，放電管截止時(shí)燈亮）（2）按表12-1進(jìn)行測(cè)試，改變R W 1和R W 2的阻值，觀察狀態(tài)是否改變。表表12-1THTRROUT放電管狀態(tài)（導(dǎo)通放電管狀態(tài)（導(dǎo)通/ /截止）截止）1XX00導(dǎo)通導(dǎo)通（3）按表12-2測(cè)試，將結(jié)果記錄下來，用萬用表測(cè)出TH和TR端的轉(zhuǎn)換電壓, 為3.3V和1.7V，與理論值2/3 Vcc和1/3Vcc比較，是一致的。（注：表中某步驟若 狀態(tài)未轉(zhuǎn)換，轉(zhuǎn)換電壓一欄填X）表表12-2（用（

34、用Q樂表示輸岀端樂表示輸岀端OUT的現(xiàn)態(tài)和次態(tài)）的現(xiàn)態(tài)和次態(tài)）涉驟涉驟TRTHR丁Qh轉(zhuǎn)換電轉(zhuǎn)換電壓壓0l/3Vcc2/3Vcc0-1X0r x1l/3Vccl/3Vcc11r x3 1/3 Vccf 2/3Vcc103. 3V4-* l/3Vccf 2/3Vcc00X6f 2/3Vcc00r x2、555時(shí)基電路的應(yīng)用用555時(shí)基電路設(shè)計(jì)一個(gè)多諧振蕩器，頻率為1KHZ用示波器觀察得到的矩形波。五、實(shí)驗(yàn)結(jié)果分析（回答問題）總結(jié)555時(shí)基電路的邏輯功能：有兩個(gè)觸發(fā)端，分別為高觸發(fā)置0和低觸發(fā)置1,觸發(fā)電平分別為2/3 Vcc和1/3Vcc，可利用觸發(fā)端來實(shí)現(xiàn)相應(yīng)的0、1狀態(tài)?；卮鹚伎碱}1、555

35、時(shí)基電路的TH、TR、尺端分別米用高觸發(fā)、低觸發(fā)、低電平有效的 觸發(fā)方式。2、555時(shí)基電路中，CO端為基準(zhǔn)電壓控制端，當(dāng)懸空時(shí)，觸發(fā)電平分別為2/3 Vcc和1/3Vcc;當(dāng)接固定電平時(shí)，觸發(fā)電平分別為Vco和1/2Vco。3、 若電路圖12-1中電源電壓采用+12V,則表12-2中數(shù)據(jù)相同，轉(zhuǎn)換電壓變?yōu)椋?V和8V。此時(shí)輸出OUT的高、低電平為10V、0.3V設(shè)計(jì)性實(shí)驗(yàn)部分實(shí)驗(yàn)一 熟悉實(shí)驗(yàn)系統(tǒng)-門電路邏輯功能驗(yàn)證一、實(shí)驗(yàn)?zāi)康耐ㄟ^本實(shí)驗(yàn)，使學(xué)員熟悉數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)需用的儀器設(shè)備和EDA軟件。通過一個(gè)門電路功能驗(yàn)證實(shí)驗(yàn)掌握可編程邏輯器件CPLD/FPGA勺設(shè)計(jì)流程。二、 實(shí)驗(yàn)原理在MAX

36、+plusII軟件中利用門電路構(gòu)建一個(gè)簡單邏輯電路，并測(cè)試其功能。要求完 成設(shè)計(jì)輸入，編譯與適配，功能仿真與時(shí)序分析，管腳的分配與定位，編程下載與硬 件實(shí)現(xiàn)。使用實(shí)驗(yàn)箱中撥碼開關(guān)輸入模塊輸入高低電平，輸出通過LED數(shù)碼管顯示。三、 主要儀器及器材1.微機(jī)（配有MAX+plusll軟件）2. CPLD/FPG麒驗(yàn)箱一臺(tái)四、 實(shí)驗(yàn)方法與步驟1.項(xiàng)目的設(shè)計(jì)輸入使用原理圖輸入法根據(jù)MAX+plusll軟件系統(tǒng)提供的元器件庫及各種符號(hào)和連線畫 出原理圖，形成原理圖輸入文件，也可采用其它輸入方法完成該步驟。2.項(xiàng)目的編譯與適配選擇當(dāng)前項(xiàng)目文件欲設(shè)計(jì)實(shí)現(xiàn)的實(shí)際芯片型號(hào)進(jìn)行編譯適配。3.項(xiàng)目的功能仿真與時(shí)序分

37、析MAX+plusll軟件支持電路的功能仿真和時(shí)序仿真，用以檢測(cè)電路的預(yù)期功能和技 術(shù)指標(biāo)。4.管腳的重新分配與定位 根據(jù)設(shè)計(jì)者的習(xí)慣或電路的布局可以方便地對(duì)管腳進(jìn)行編輯和再分配。5.器件的下載編程與硬件實(shí)現(xiàn)將所設(shè)計(jì)的電路寫入可編程器件中，并根據(jù)管腳分配圖在CPLD/FPGA實(shí)驗(yàn)箱上將相應(yīng)的管腳與外圍電路相連接。五、 實(shí)驗(yàn)注意事項(xiàng)1.嚴(yán)格遵守實(shí)驗(yàn)室操作管理規(guī)程，愛護(hù)實(shí)驗(yàn)器材，實(shí)驗(yàn)結(jié)束后注意儀器歸位，如 發(fā)現(xiàn)儀器出現(xiàn)故障應(yīng)及時(shí)報(bào)告。2.實(shí)驗(yàn)數(shù)據(jù)由老師檢查并簽字后方生效。六、實(shí)驗(yàn)結(jié)果處理 觀察實(shí)驗(yàn)結(jié)果，填寫實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)報(bào)告要求：1.使用統(tǒng)一的標(biāo)準(zhǔn)實(shí)驗(yàn)報(bào)告冊(cè)。2.繪制電路原理圖（或VHDL源代碼）

38、，對(duì)信號(hào)輸入輸出部分進(jìn)行說明3.打印仿真結(jié)果。4.將教師簽字的實(shí)驗(yàn)結(jié)果附于實(shí)驗(yàn)報(bào)告冊(cè)中。七、思考題1.可編程邏輯器件CPLD和FPGA在功能、結(jié)構(gòu)上有什么不同？2.編譯器和適配器的作用是什么？實(shí)驗(yàn)二 組合邏輯數(shù)字電路設(shè)計(jì)、實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的設(shè)計(jì)方法，鞏固可編程邏輯器件的設(shè)計(jì)方法，通過電路的設(shè) 計(jì)、仿真到硬件實(shí)現(xiàn)，提高自我運(yùn)用知識(shí)的能力，進(jìn)一步深入掌握組合邏輯電路的相 關(guān)知識(shí)。二、實(shí)驗(yàn)原理 以下設(shè)計(jì)題目，可酌情選作其中的部分內(nèi)容，學(xué)員也可自選題目，經(jīng)實(shí)驗(yàn)老師同 意后進(jìn)行操作。1.交通管理燈報(bào)警系統(tǒng) 十字路口的交通管理燈分紅、黃、綠三種，它們之間應(yīng)符合以下邏輯關(guān)系：紅、 黃、綠三種燈單獨(dú)工

39、作或黃、綠燈同時(shí)通電均為正常狀態(tài)，否則為不正常狀態(tài)應(yīng)報(bào)警、發(fā)出報(bào)警信號(hào)。請(qǐng)?jiān)O(shè)計(jì)一個(gè)報(bào)警電路滿足上述要求。2.火災(zāi)報(bào)警系統(tǒng) 如果我們要在某些單位安裝檢疫的火災(zāi)報(bào)警系統(tǒng)，當(dāng)有人按下呼叫按鈕時(shí)，消防 隊(duì)值班室與該單位相應(yīng)的燈就亮。但是由于各單位的情況不同，相互之間有個(gè)優(yōu)先順 序。設(shè)A、B、C、D四個(gè)單位，當(dāng)A號(hào)單位的按鈕按下時(shí)，無論其它單位的按鈕是否按 下，值班室中只有A號(hào)單位指示燈亮；當(dāng)A號(hào)單位的按鈕沒有按下而B號(hào)單位的按鈕 按下時(shí)，無論C、D號(hào)單位的按鈕是否按下，值班室中只有B號(hào)單位指示燈亮；當(dāng)A、B號(hào)單位的按鈕沒有按下而C號(hào)單位的按鈕按下時(shí)，無論D號(hào)單位的按鈕是否按下，值 班室中只有C號(hào)單位指

40、示燈亮；只有在A、B、C號(hào)單位的按鈕均未按下而D號(hào)單位的 按鈕按下時(shí)，值班室中D號(hào)單位指示燈才亮。同時(shí)無論哪個(gè)單位呼叫燈亮，電鈴都能響，以發(fā)出呼叫聲。設(shè)計(jì)一個(gè)邏輯電路滿 足上述要求。3.碼制轉(zhuǎn)換器在二一十進(jìn)制編碼中，是用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)09這十個(gè)狀態(tài)的。按不同的排列，可以組成多種的編碼。各種編碼都有其各自的特點(diǎn)，適用于不同應(yīng)用 場(chǎng)合，因此往往需要碼制之間的轉(zhuǎn)換。表1列出了三種常用的碼。（1）設(shè)計(jì)一個(gè)電路實(shí)現(xiàn)8421碼轉(zhuǎn)換成余三碼。(2)設(shè)計(jì)一個(gè)電路實(shí)現(xiàn)8421碼轉(zhuǎn)換成循環(huán)碼。表1三種常用的碼8421余三碼循環(huán)碼00000001100001000101000001200100101

41、001130011011000104010001110110501011000011160110100101017011110100100810001011110091001110011014.數(shù)值比較器在一些數(shù)字系統(tǒng)中，經(jīng)常需要比較兩個(gè)數(shù)字的大小或是否相等，完成這一功能的 邏輯電路通稱為數(shù)值比較器。請(qǐng)?jiān)谠O(shè)計(jì)一位比較器的基礎(chǔ)上完成多位數(shù)值比較器。一 位比較器的狀態(tài)表及電路圖如下所示。表二一位比較器狀態(tài)表ABYABYABYA字001010101110110111010。用標(biāo)準(zhǔn)的MSI產(chǎn)品設(shè)計(jì)組合邏輯電路， 可以縮小體積， 減少連線， 提高可靠性。試用74LS151芯片設(shè)計(jì)一個(gè)四人無棄權(quán)表決電路，

42、邏輯上要求三人以上同意才通過。74LS151芯片的外引腳排列圖如圖2所示。其中C B A為三位地址碼，S為低電平選 通輸入端，D0D7為數(shù)據(jù)輸入端，輸出丫為原碼輸出端，W為反碼輸出端。v D4DSD7A B C冋冋冋Fl同同冋冋f74LS151-(JU) U Id kJ Id UTDj DaD, DoY W S GND圖2 74LS151外引腳排列圖6.血型關(guān)系檢測(cè)電路人類有四種血型：A、AB B和O型。輸血時(shí)，輸血者和受血者必須符合表3的血 型相容規(guī)定，即O型血可以輸給任何血型的人，但O型血的人只能接受O型血；AB型 血的人只能輸給AB型血的人，但AB型血的人能接受所有血型的血；A型血可以輸

43、給A型及AB型血的人，而A型血的人能接受A型血及O型血；B型血可以輸給B型及AB型血的人，而B型血的人能接受B型血及O型血。表中V便是兩者血型相容。試設(shè)計(jì)一電路，判斷輸血和受血者是否符合規(guī)定。如符合，輸出為1,否則輸出為Y A-B表3血型相容規(guī)則受血 輸血ABABOAVVBVVABVOVVVV7.數(shù)碼轉(zhuǎn)換電路的設(shè)計(jì)有一測(cè)試系統(tǒng)的測(cè)試結(jié)果是以二進(jìn)制數(shù)碼表示，數(shù)的范圍為013,要求用兩個(gè)七段數(shù)碼管顯示十進(jìn)制數(shù)，試設(shè)計(jì)將二進(jìn)制數(shù)碼轉(zhuǎn)換成2位8421碼的電路。8.奇偶校驗(yàn)電路的設(shè)計(jì)用一個(gè)3-8譯碼器和最少的門電路設(shè)計(jì)一個(gè)奇偶校驗(yàn)電路，要求當(dāng)輸入的四個(gè)變 量總有偶數(shù)1時(shí)輸出為1,否則為0。9.設(shè)計(jì)一個(gè)保險(xiǎn)箱的數(shù)字防盜鎖，該所有規(guī)定的4位代碼A B C D的輸入端和 一個(gè)開箱鑰匙孔信號(hào)E的輸入端，鎖的代碼由實(shí)驗(yàn)者自編（例如1001）。當(dāng)用鑰匙開箱 時(shí)（E=1）,如果輸入代碼符合該所設(shè)定的代碼，保險(xiǎn)箱被打開（X=1）,如不符合，電 路將發(fā)出報(bào)警信號(hào)（丫=1） 。三、主要儀器及器材1.微機(jī)（配有MAX+plusll軟件）2. CP