通信電子線路

1、高頻電子線路課程設(shè)計報告題 目： 鎖相環(huán)倍頻器的設(shè)計與制作專 業(yè)： 通信工程年 級： 2011級學(xué) 號： 1110618033學(xué)生姓名： 韋留帥聯(lián)系電話：導(dǎo)老師： 王輝完成日期：2013年12月27日11摘要利用非線性電路產(chǎn)生高次諧波或者利用頻率控制回路構(gòu)成倍頻器。倍頻器也可由一個壓控振蕩器和控制環(huán)路構(gòu)成。它的作用是使系統(tǒng)總線工作在相對較低的頻率上，而CPU速度可以通過倍頻來提升。而實現(xiàn)倍頻的方法有三種：傅里葉法、鎖相環(huán)法、參量法。倍頻次數(shù)越高，倍頻噪聲就越大，使倍頻器的應(yīng)用受到限制。在要求倍頻噪聲較小的設(shè)備中，可采用根據(jù)鎖相環(huán)原理構(gòu)成的鎖相環(huán)倍頻器和同步倍頻器。本文

2、研究的即是利用集成鎖相環(huán)芯片來實現(xiàn)倍頻的。通過適當(dāng)配置集成鎖相環(huán)芯片，并將VCO輸出進行N分頻，即可實現(xiàn)N倍頻。 關(guān)鍵詞：倍頻；振蕩器；集成鎖相環(huán)；分頻ABSTRACTNonlinear circuit or using high-order harmonic generation (HHG frequency control circuit of frequency multiplier. Frequency multiplier can be controlled by a voltage controlled oscillator and loop. Its role is to mak

3、e the system bus to work on the relatively low frequency, the CPU speed by frequency doubling to ascend. And there are three kinds of method of frequency doubling: Fourier method, the phase lock loop method, and the method of parameter. And the higher the frequency number, times and frequency, the g

4、reater the noise limit the application of frequency multiplier. In request frequency multiplication noise smaller equipment, can be adopted according to the principle of phase-locked loop (PLL) frequency multiplier and synchronous frequency multiplier. In this paper, we study the integrated PLL chip

5、 is used to realize frequency doubling. Through the appropriate configuration integrated PLL chip, and the VCO output N divider, N times frequency can be realized. Key Words: Frequency multiplication; Oscillator; Integrated phase-locked loop; Frequency division目錄摘要IABSTRACTI1設(shè)計要求及方案選擇11.1設(shè)計要求11.2方案選

6、擇12理論分析與設(shè)計22.1CD4046電路的分析及設(shè)計22.2CD4518電路的分析與設(shè)計33電路設(shè)計43.1硬件電路的設(shè)計43.2整體電路框圖64系統(tǒng)測試74.1調(diào)試所用的基本儀器清單74.2調(diào)試結(jié)果74.3測試結(jié)果分析75總結(jié)7參考文獻9附表101設(shè)計要求及方案選擇1.1設(shè)計要求設(shè)計一倍頻電路，要求完成的主要任務(wù)：1. 采用晶體管或集成電路設(shè)計一個倍頻電路；2. 輸入頻率1Hz-220Hz，實現(xiàn)N倍頻；3. 達(dá)到預(yù)期結(jié)果，輸出失真??；4. 完成課程設(shè)計報告（應(yīng)包含電路圖，清單、調(diào)試及設(shè)計總結(jié)）。 1.2方案選擇實現(xiàn)倍頻主要有三種方法：1.傅里葉法這是一種最簡單的模擬倍頻方式，它采用了傅里

7、葉級數(shù)。每一個周期性的信號能定義為一個基頻及它的諧波部分的和。如果將變換振蕩器的正弦波輸出為方波，那么就可用下面的關(guān)系式：X(t)=sin(wt)+1/3*sin(3*wt)+1/5*sin(5*wt) (1-1)接著就必須選擇正確的次諧波，即可通過一帶通濾波器來選擇所要的部分。這種方法的局限在于：僅適用于低頻情況。2.鎖相環(huán)法這是一種最簡單的倍頻方法。在這個方法中，輸出頻率不是直接是基準(zhǔn)頻率的倍頻，而是出于一個電壓控制的獨立的振蕩器，它是通過一個鎖相環(huán)集成芯片CD4046和BCD加法計數(shù)器構(gòu)成，CD4046內(nèi)部還有線性放大器和整形電路，可將14腳輸入的100mV左右的微弱輸入信號變成方波或脈

8、沖信號送至兩相位比較器。源跟蹤器是增益為1的放大器，VCO的輸出電壓經(jīng)源跟蹤器至10腳作FM解調(diào)用。齊納二極管可單獨使用，其穩(wěn)壓值為5V，若與TTL電路匹配時，可用作輔助電源。CD4518是二、十進制（8421編碼）同步加計數(shù)器，內(nèi)含兩個單元的加計數(shù)器，每輸入一個時鐘脈沖，計數(shù)單元翻轉(zhuǎn)一次。與CD4046相結(jié)合構(gòu)成鎖相環(huán)倍頻器。3.參量法它是由Fordahl公司 開發(fā)了一個新的倍頻模擬方法，該方法采用了基于在半導(dǎo)體之間給出的參數(shù)轉(zhuǎn)移實現(xiàn)乘法功能的硬件，在其輸出端具有一個次諧波衰減可選擇的倍頻系數(shù)。一個輸出帶通濾波器加以改善次諧波的衰減。由于模擬倍頻類型，其頻率 n×Fref 的頻譜純

9、度改善了，并且相位噪聲及抖動降低了。此種方法在低頻及高頻時都能很好工作，但是相比前兩種方法更復(fù)雜。下圖是三種方法優(yōu)缺點對比：傅里葉法鎖相環(huán)法參量法頻率范圍低頻低頻和高頻低頻和高頻頻率純度好差高抖動好差高相位噪聲好差高寄生情況好寄生情況多高電源電流低電流高電流低電流電源電壓范圍高一些電壓低電壓低電壓圖1.2 三種方法優(yōu)缺點因此綜合以上幾種方法比較得出，這里選用的是第二種方法：鎖相環(huán)法來實現(xiàn)倍頻的。2理論分析與設(shè)計2.1CD4046電路的分析及設(shè)計CD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3V18V），輸入阻抗高(約100M)，動態(tài)功耗小，在中心頻率f0為10kHz下功

10、耗僅為600W，屬微功耗器件。  CD4046鎖相的意義是相位同步的自動控制,功能是完成兩個電信號相位同步的自動控制閉環(huán)系統(tǒng)叫做鎖相環(huán),簡稱PLL。它廣泛應(yīng)用于廣播通信、頻率合成、自動控制及時鐘同步等技術(shù)領(lǐng)域。鎖相環(huán)主要由相位比較器（PC）、壓控振蕩器（VCO。低通濾波器三部分組成,如圖2.1所示。圖2.1 CD4046內(nèi)部工作電路CD4046 工作原理：輸入信號 Ui 從 14 腳輸入后，經(jīng)放大器 A1 進行放大、整形后加到相位比較器、的輸入端，圖 3 開關(guān) K 撥至 2 腳，則比較器將從 3 腳輸入的比較信號 Uo 與輸入信號 Ui 作相位比較，從相位比較器輸出的誤差電

11、壓 U 則反映出兩者的相位差。U 經(jīng) R3、R4 及 C2 濾波后得到一控制電壓 Ud 加至壓控振蕩器 VCO 的輸入端 9 腳，調(diào)整 VCO 的振蕩頻率 f2，使 f2 迅速逼近信號頻率 f1。VCO 的輸出又經(jīng)除法器再進入相位比較器，繼續(xù)與 Ui進行相位比較，最后使得 f2f1，兩者的相位差為一定值，實現(xiàn)了相位鎖定。若開關(guān) K 撥至 13 腳，則相位比較器工作，過程與上述相同，不再贅述。2.2CD4518電路的分析與設(shè)計CD4518/CC4518 是二、十進制（8421 編碼）同步加計數(shù)器，內(nèi)含兩個單元的加計數(shù)器，其功能表如真值表所示。每單個單元有兩個時鐘輸入端 CLK 和 EN，可用時鐘

12、脈沖的上升沿或下降沿觸發(fā)。由表可知，若用 ENABLE 信號下降沿觸發(fā)，觸發(fā)信號由 EN 端輸入，CLK 端置“0”；若用 CLK 信號上升沿觸發(fā)，觸發(fā)信號由 CLK 端輸入，ENABLE 端置“1”。RESET 端是清零端，RESET 端置“1”時，計數(shù)器各端輸出端 Q1Q4 均為“0”，只有 RESET 端置“0”時，CD4518才開始計數(shù)。CD4518 采用并行進位方式，只要輸入一個時鐘脈沖，計數(shù)單元 Q1 翻轉(zhuǎn)一次；當(dāng) Q1 為1，Q4為0時，每輸入一個時鐘脈沖，計數(shù)單元Q2翻轉(zhuǎn)一次；當(dāng)Q1=Q2=1時，每輸入一個時鐘脈沖 Q3 翻轉(zhuǎn)一次；當(dāng) Q1=Q2=Q3=1 或 Q1=Q4=1

13、時，每輸入一個時鐘脈沖 Q4 翻轉(zhuǎn)一次。這樣從初始狀態(tài)（“0”態(tài)）開始計數(shù)，每輸入 10個時鐘脈沖，計數(shù)單元便自動恢復(fù)到“0”態(tài)。若將第一個加計數(shù)器的輸出端 Q4A作為第二個加計數(shù)器的輸入端 ENB 的時鐘脈沖信號，便可組成兩位 8421 編碼計數(shù)器，依次下去可以進行多位串行計數(shù)。圖2.2 CD4518內(nèi)部邏輯電路3電路設(shè)計3.1硬件電路的設(shè)計圖3.1 CD4046典型應(yīng)用電路圖 3.1 是用 CD4046 的 VCO 組成的方波發(fā)生器，當(dāng)其 9 腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容 C1 接在 6 腳與 7腳之間，調(diào)節(jié)電阻 R1 阻值即可調(diào)整振蕩器振蕩頻率

14、，振蕩方波信號從 4 腳輸出。按圖示數(shù)值，振蕩頻率變化范圍在 20Hz 至 2kHz。圖3.2 CD4518管腳分布CD4518 采用并行進位方式，只要輸入一個時鐘脈沖，計數(shù)單元 Q1 翻轉(zhuǎn)一次；當(dāng) Q1 為1，Q4為0時，每輸入一個時鐘脈沖，計數(shù)單元Q2翻轉(zhuǎn)一次；當(dāng)Q1=Q2=1時，每輸入一個時鐘脈沖 Q3 翻轉(zhuǎn)一次；當(dāng) Q1=Q2=Q3=1 或 Q1=Q4=1 時，每輸入一個時鐘脈沖 Q4 翻轉(zhuǎn)一次。這樣從初始狀態(tài)（“0”態(tài)）開始計數(shù)，每輸入 10個時鐘脈沖，計數(shù)單元便自動恢復(fù)到“0”態(tài)。若將第一個加計數(shù)器的輸出端 Q4A作為第二個加計數(shù)器的輸入端 ENB 的時鐘脈沖信號，便可組成兩位 8

15、421 編碼計數(shù)器，依次下去可以進行多位串行計數(shù)。圖3.3鎖相環(huán)倍頻器原理圖圖3.3用CD4046與BCD加法計數(shù)器CD4518構(gòu)成的100倍頻電路。剛開機時，f2可能不等于f1，假定f2<f1，此時相位比較器輸U為高電平，經(jīng)濾波后Ud逐漸升高使VCO輸出頻率f2迅速上升，f2增大值至 f2=f1，如果此時 Ui滯后 U0，則相位比較器輸出U為低電平。U經(jīng)濾波后得到的Ud信號開始下降，這就迫使VCO對f2進行微調(diào)，最后達(dá)到f2/N=f1，并且f2與f1的相位差=0°。，進入鎖定狀態(tài)。如果此后f1又發(fā)生變化，鎖相環(huán)能再次捕獲f1，使f2與f1相位鎖定。3.2整體電路框圖圖3.4整

16、體電路框圖如圖3.4所示，為CD4046鎖相環(huán)倍頻器，在CD4046集成芯片的14管腳輸入1Hz200Hz的輸入信號，經(jīng)放大器進行放大、整形后加到相位比較器的輸入端比較器將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓反映出兩者的相位差。其誤差經(jīng)R11、R12及C22濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調(diào)整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經(jīng)除法器再進入相位比較器，繼續(xù)與Ui進行相位比較，最后使得f2f1，兩者的相位差為一定值，實現(xiàn)了相位鎖定。從4管腳輸出的信號加到CD4518的脈沖輸入端，沒輸入十個脈沖，計數(shù)單

17、元便自動恢復(fù)到零，14腳為第二個內(nèi)同步4級計數(shù)器的計數(shù)輸出端，再將其加到CD4046的3管腳作為比較器的輸入信號，講過脈沖的不斷輸入，從而實現(xiàn)輸出頻率f2為輸入信號f1的n倍，從而實現(xiàn)鎖相環(huán)倍頻。4系統(tǒng)測試4.1調(diào)試所用的基本儀器清單雙蹤示波器、信號源、5v12v電源、一字螺絲刀、杜邦線4.2調(diào)試結(jié)果當(dāng)輸入1Hz200Hz的 正弦波信號，輸出的信號為略有失真的正弦波，其頻率在100Hz20Hz左右，有一定的頻率波動。結(jié)果不是很穩(wěn)定。4.3測試結(jié)果分析對于倍頻后的頻率與理想頻率有差距可能是由于所用的元器件有相對的誤差和各器件之間的影響造成的。而對于輸出波形略有失真，則可能是由于電路的非理想性造成

18、的。而對于有一定的頻率波動是正常的，這是因為壓控振蕩器的輸入電壓來自于低通濾波器的輸出，所以輸出頻率會有一定的波動。所以，在滿足鎖相速度的前提下，應(yīng)當(dāng)盡可能減小低通濾波器的截止頻率，以減小輸出頻率的波動。同時，為了改善其他兩點，應(yīng)盡可能的選用適當(dāng)?shù)木茈娮?，電容等元件?？傮w而言，實驗結(jié)果大致上是正確的，能夠滿足設(shè)計要求。5總結(jié)通過將近兩個月的努力，我們的課程設(shè)計終于完成，在此期間，我們努力的上網(wǎng)查資料和去圖書館界相關(guān)書籍查看，經(jīng)過仔細(xì)的篩選從而選出這個課題，在電路的制作和調(diào)試的過程中，歷經(jīng)的各種各樣的波折，不過最終在老師和同學(xué)的幫助下，完成的我們的課程設(shè)計。這就意味著，一階段的努力付出終將結(jié)束。通過這次設(shè)計，我懂得了實踐的重要性，不能只熟悉原理，更應(yīng)該動手去實踐，達(dá)到理論與實踐的結(jié)合。也使我們懂得了，合作的重要性，在每個組員的相互配合及老師的熱心幫助下，才能使我們的課程設(shè)計如此順利的完成。參考文獻1 李