計(jì)算機(jī)組成原理課程設(shè)計(jì)任務(wù)書2015-11-06修訂版

1、計(jì)算機(jī)組成原理課程設(shè)計(jì)任務(wù)書V2.0華中科技大學(xué) 計(jì)算機(jī)學(xué)院1課程設(shè)計(jì)任務(wù)書計(jì)算機(jī)組成原理是計(jì)算機(jī)專業(yè)的核心基礎(chǔ)課。本課程力圖以“培養(yǎng)學(xué)生現(xiàn)代計(jì)算機(jī)系統(tǒng)設(shè)計(jì)能力”為目標(biāo)，貫徹“強(qiáng)調(diào)軟/硬件關(guān)聯(lián)與協(xié)同、以CPU設(shè)計(jì)為核心/層次化系統(tǒng)設(shè)計(jì)的組織思路，有效地增強(qiáng)對學(xué)生的計(jì)算機(jī)系統(tǒng)設(shè)計(jì)能力的培養(yǎng)”。課程設(shè)計(jì)是學(xué)完該課程并進(jìn)行了多個(gè)單元實(shí)驗(yàn)后，綜合利用所學(xué)的理論知識，并結(jié)合在單元實(shí)驗(yàn)中所積累的計(jì)算機(jī)部件設(shè)計(jì)和調(diào)試方法，設(shè)計(jì)出一臺具有自己指令系統(tǒng)的簡單計(jì)算機(jī)系統(tǒng)。所設(shè)計(jì)的系統(tǒng)能在基于FPGA的實(shí)驗(yàn)平臺或Logisim仿真平臺上運(yùn)行一段程序，通過檢查程序結(jié)果的正確性來判斷所設(shè)計(jì)計(jì)算機(jī)系統(tǒng)正確性。課程設(shè)計(jì)屬于

2、設(shè)計(jì)型實(shí)驗(yàn)，不僅鍛煉學(xué)生簡單計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)能力，而且通過進(jìn)行主機(jī)系統(tǒng)底層電路的實(shí)現(xiàn)、故障分析與定位、系統(tǒng)調(diào)式等環(huán)節(jié)的鍛煉，進(jìn)一步提高了學(xué)生分析和解決問題的能力。1課程設(shè)計(jì)題目課程設(shè)計(jì)的主要任務(wù)是設(shè)計(jì)支持5段流水線的簡單計(jì)算機(jī)系統(tǒng)，并調(diào)試通過。圍繞這一主要目標(biāo)，課程設(shè)計(jì)的題目可以根據(jù)自己的設(shè)計(jì)內(nèi)容、實(shí)現(xiàn)方式、所設(shè)計(jì)的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)從下列備選題中選取。1) 基于Logisim軟件仿真平臺的5段流水CPU設(shè)計(jì)實(shí)現(xiàn)。2) 基于FPGA的簡單計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)（流水線不作硬性要求）2、簡單計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)目標(biāo)計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的總體目標(biāo)是設(shè)計(jì)模型機(jī)系統(tǒng)的總體結(jié)構(gòu)、指令系統(tǒng)和時(shí)序信號。充分利用FPGA以

3、及相關(guān)外圍器件，設(shè)計(jì)實(shí)現(xiàn)模型機(jī)的整機(jī)系統(tǒng)。要求所設(shè)計(jì)的整機(jī)系統(tǒng)能支持自動(dòng)和單步運(yùn)行方式，能正確地執(zhí)行存放在主存中的程序的功能，對主要的數(shù)據(jù)流和控制流通過LED適時(shí)顯示信息。盡可能利用EDA軟件或仿真軟件對模型機(jī)系統(tǒng)中各部件進(jìn)行仿真分析和功能驗(yàn)證。在學(xué)有余力的前提下，可為模型機(jī)增加更多的擴(kuò)展功能。 3、主要技術(shù)指標(biāo)1) 支持規(guī)定32位mips指令集，具體見表1；2) 支持5段流水機(jī)制，可處理數(shù)據(jù)冒險(xiǎn)，結(jié)構(gòu)冒險(xiǎn)，分支冒險(xiǎn)；3) 能運(yùn)行由自己所設(shè)計(jì)的指令系統(tǒng)構(gòu)成的一段測試程序，測試程序應(yīng)能涵蓋所有指令，程序執(zhí)行功能正確。4) 能運(yùn)行教師提供的標(biāo)準(zhǔn)測試程序，并自動(dòng)統(tǒng)計(jì)執(zhí)行時(shí)間5) 能自動(dòng)統(tǒng)計(jì)各種冒險(xiǎn)沖

4、突次數(shù)，動(dòng)態(tài)預(yù)測流水線能自動(dòng)統(tǒng)計(jì)預(yù)測成功次數(shù)。表 1 指令格式#指令格式備注1 Add 0-0add $rd, $rs, $rt指令功能及指令格式參考MIPS32指令集2Add Immediate 0-0addi $rt, $rs, immediate3Add Immediate Unsignedaddiu $rt, $rs, immediate4Add Unsignedaddu $rd, $rs, $rt5Andand $rd, $rs, $rt6And Immediateandi $rt, $rs, immediate7Shift Left Logicalsll $rd, $rt, sha

5、mt8Shift Right Arithmeticsra $rd, $rt, shamt9Shift Right Logicalsrl $rd, $rt, shamt10Subsub $rd, $rs, $rt11Oror $rd, $rs, $rt12Or Immediateori $rt, $rs, immediate13Nornor $rd, $rs, $rt14Multiplymult $rs, $rt15Move from Himfhi $rd16Move from Lomflo $rd17Divide Unsigneddivu $rs, $rt18Load Word 0-0lw $

6、rt, offset($rs)19Store Word 0-0sw $rt, offset($rs)20Branch on Equal 0-0beq $rs, $rt, label21Branch on Not Equal 0-0bne $rs, $rt, label22Set Less Than 0-0slt $rd, $rs, $rt23Set Less Than Immediateslti $rt, $rs, immediate24Set Less Than Unsignedsltu $rd, $rs, $rt25Jumpj label26Jump and Linkjal label27

7、Jump Registerjr $rs28syscall（display or exit） 0-0syscallIf $v0=10 halt(停機(jī)指令)else 數(shù)碼管顯示$a0值4、系統(tǒng)設(shè)計(jì)要求1) 根據(jù)課程設(shè)計(jì)指導(dǎo)書的要求，制定出設(shè)計(jì)方案；2) 畫出自己所設(shè)計(jì)計(jì)算機(jī)系統(tǒng)的原理框圖，分析所需要的控制信號以及這些控制信號的有效形式；3) 畫出各指令的指令周期流程圖和所需要的控制信號；4) 設(shè)計(jì)出實(shí)現(xiàn)指令功能的微程序控制器或硬布線控制器；5) 調(diào)試、數(shù)據(jù)分析、驗(yàn)收檢查；6) 課程設(shè)計(jì)報(bào)告和總結(jié)。5課程設(shè)計(jì)成績的評定1) 評定成績根據(jù)考核、課程設(shè)計(jì)的過程、課程設(shè)計(jì)的效果、課程設(shè)計(jì)報(bào)告的質(zhì)量等幾部分

8、組成；2) 評分標(biāo)準(zhǔn)為設(shè)計(jì)過程和結(jié)果占70%，報(bào)告和圖紙部分占30%；3) 課程設(shè)計(jì)的成績評定等級為不及格、及格、中、良好、優(yōu)秀五級，具體的評定標(biāo)準(zhǔn)見評分規(guī)則；4) 對基本功能進(jìn)行擴(kuò)展或設(shè)計(jì)具有非常鮮明的特征和一定程度的創(chuàng)新，可根據(jù)實(shí)際情況加分。6、對課程設(shè)計(jì)報(bào)告的要求 1) 課程設(shè)計(jì)報(bào)告是體現(xiàn)和總結(jié)課程設(shè)計(jì)成果的載體，主要內(nèi)容包括：設(shè)計(jì)題目、設(shè)計(jì)目的、設(shè)備器材、設(shè)計(jì)原理及內(nèi)容、設(shè)計(jì)步驟、遇到的問題及解決方法、設(shè)計(jì)總結(jié)、參考文獻(xiàn)等。2) 在適當(dāng)位置配合相應(yīng)的實(shí)驗(yàn)原理圖、數(shù)據(jù)通路圖等圖表進(jìn)行說明。應(yīng)做到文理通順，內(nèi)容正確完整，書寫工整，裝訂整齊。3) 設(shè)計(jì)總結(jié)部分主要寫本人工作簡介以及設(shè)計(jì)體會(huì)，

9、包括通過課程設(shè)計(jì)學(xué)到了什么，哪里遇到了困難，解決的辦法以及今后的目標(biāo)。4) 為統(tǒng)一格式和要求，課程設(shè)計(jì)報(bào)告一般采用計(jì)算機(jī)組成原理專用設(shè)計(jì)報(bào)告模板，采用A4紙雙面打印。封底頁單獨(dú)打印，注意封底頁裝訂方向，教師評定頁是最后一頁，不要放在內(nèi)頁。7課程設(shè)計(jì)時(shí)間安排課程設(shè)計(jì)的總體時(shí)間為2周，總體安排如下:1) 第1天：到實(shí)驗(yàn)室布置任務(wù)和集中講解，領(lǐng)取開發(fā)設(shè)備。2) 第13天：學(xué)生查閱資料，開始方案設(shè)計(jì)。3) 第4天：中期進(jìn)度檢查，單周期CPU驗(yàn)收檢查。4) 第6天：中期進(jìn)度檢查，理想流水線多周期CPU驗(yàn)收檢查。5) 第10天：最終結(jié)果驗(yàn)收。驗(yàn)收采用分步檢查驗(yàn)收方法，以適合各種層次的學(xué)生，不斷提高學(xué)生動(dòng)手

10、能力。驗(yàn)收輔以答辯的方式，抄襲被抄襲均按零分處理。參考文獻(xiàn):1 DAVID A.PATTERSON(美).計(jì)算機(jī)組成與設(shè)計(jì)硬件/軟件接口(原書第4版).北京：機(jī)械工業(yè)出版社. 2 David Money Harris(美).數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)（第二版）. 機(jī)械工業(yè)出版社3 秦磊華，吳非，莫正坤.計(jì)算機(jī)組成原理. 北京：清華大學(xué)出版社，2011年.4 袁春風(fēng)編著. 計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu). 北京：清華大學(xué)出版社，2011年.5 張晨曦，王志英. 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu). 高等教育出版社，2008年.6 張志剛，F(xiàn)PGA 與SOPC 設(shè)計(jì)教程-DE2 實(shí)踐. 西安：電子科技大學(xué)出版社，2007國內(nèi)外著

11、名大學(xué)的相關(guān)網(wǎng)站: 1 /cs61c/fa14/2 /class/cs107/ 3 /class/ee108b/ 4 /ece447/ 5 /class/sp08/cs232/ 6 http:/6004. 7 16課程設(shè)計(jì)成績評分標(biāo)準(zhǔn)課程設(shè)計(jì)評定成績根據(jù)平時(shí)成績、課程設(shè)計(jì)的過程、結(jié)果、課程設(shè)計(jì)報(bào)告的質(zhì)量等幾部分組成；設(shè)計(jì)過程和結(jié)果占70

12、%，課程設(shè)計(jì)報(bào)告占30%；對基本功能進(jìn)行擴(kuò)展或設(shè)計(jì)具有非常鮮明的特征和一定程度的創(chuàng)新，可根據(jù)實(shí)際情況加分。曠課達(dá)4天、或不交設(shè)計(jì)報(bào)告者，課程設(shè)計(jì)按0分計(jì)。1 課程設(shè)計(jì)過程與結(jié)果評分標(biāo)準(zhǔn)n 完成單周期CPU設(shè)計(jì)與實(shí)現(xiàn)，測試程序運(yùn)行正確: 40分n 完成理想流水線的多周期CPU，測試程序運(yùn)行正確: 50分n 完成插入氣泡式的冒險(xiǎn)處理，測試程序運(yùn)行正確: 55分n 完成數(shù)據(jù)轉(zhuǎn)發(fā)方式的數(shù)據(jù)冒險(xiǎn)處理，測試程序運(yùn)行正確: 60分n 完成動(dòng)態(tài)預(yù)測方式的分支冒險(xiǎn)處理，測試程序運(yùn)行正確: 70分n 完成特色功能擴(kuò)展的,根據(jù)實(shí)際情況酌情加分n 鼓勵(lì)采用采用FPGA方案，加分15分2 課程設(shè)計(jì)報(bào)告評分標(biāo)準(zhǔn)n 報(bào)告規(guī)

13、范，清楚表述設(shè)計(jì)思想、設(shè)計(jì)思路、設(shè)計(jì)過程、設(shè)計(jì)結(jié)果，文檔資料完整，書寫和畫圖規(guī)范： 30分n 滿足課程設(shè)計(jì)報(bào)告格式要求，能較清楚表述設(shè)計(jì)思想、設(shè)計(jì)思路、設(shè)計(jì)過程、設(shè)計(jì)結(jié)果，文檔資料較完整，書寫和畫圖較規(guī)范： 20分n 課程設(shè)計(jì)報(bào)告不規(guī)范，內(nèi)容不完整，不能體現(xiàn)課程設(shè)計(jì)原理、方法和自己所做的工作： 10分n 課程設(shè)計(jì)報(bào)告嚴(yán)重不規(guī)范、內(nèi)容空洞，完全不能體現(xiàn)課程設(shè)計(jì)的內(nèi)容、書寫潦草： 5分n 課程設(shè)計(jì)報(bào)告抄襲 0分課程設(shè)計(jì)指南在本次課程設(shè)計(jì)，需要使用Logisim來創(chuàng)建一個(gè)32-位5段流水CPU， 該CPU運(yùn)行的是標(biāo)準(zhǔn)mips指令集的子集，請仔細(xì)閱讀本文檔并查閱mips手冊。1. 單周期CPU設(shè)計(jì)流程

14、圖1 單周期CPU示意圖1) 做一下相關(guān)的實(shí)驗(yàn),了解Logisim的一些模塊和組件,如RAM和顯示單元,盡量深入地理解相關(guān)模塊的用法及原理。2) 制作一個(gè)ALU,該ALU應(yīng)支持課程設(shè)計(jì)所要求的指令系統(tǒng)中所有的算術(shù)邏輯運(yùn)算功能（此部分工作在課程實(shí)驗(yàn)中已經(jīng)完成）。考慮后續(xù)設(shè)計(jì)日益復(fù)雜，封裝應(yīng)該盡可能小，可以自己調(diào)整實(shí)驗(yàn)中的ALU封裝模塊）3) 制作一個(gè)寄存器組(也稱寄存器文件)模塊。具體參見實(shí)驗(yàn)二文檔。4) 可以制作取下一條指令的邏輯,即PC(程序計(jì)數(shù)器)的邏輯,最初你可以簡單的實(shí)現(xiàn),只用讓該寄存器的值,在每次時(shí)鐘信號到達(dá)時(shí)加一即可，以后再考慮更復(fù)雜的情形。5) 也許此時(shí)你可以用上面構(gòu)建的模塊，搭

15、建一個(gè)最簡單的CPU了，該CPU只能進(jìn)行加法運(yùn)算。你可以先做一個(gè)大致的模型，實(shí)現(xiàn)加法。而我們希望是，你的CPU應(yīng)該包括以下器件：l ALU、寄存器文件l PC及PC+4的邏輯。l 指令內(nèi)存（為了簡單，建議你使用系統(tǒng)提供的ROM，而不是RAM，ROM可以方便的加載鏡像，重啟后也不需要單獨(dú)加載，RAM重啟程序，或者CTRL+R后數(shù)據(jù)清零），由于mips 32位地址總線是按字節(jié)編址，而系統(tǒng)提供的ROM是32位的，且ROM地址總線也無法達(dá)到32位，所以再連接是可以將高位地址屏蔽，低位字節(jié)偏移地址也進(jìn)行屏蔽，使得取指令工作能正常進(jìn)行。試著將以下匯編指令翻譯成機(jī)器碼：nor $s0, $0, $1然后將機(jī)

16、器碼存入指令ROM中。如果你成功地完成了此最簡單的CPU，則時(shí)鐘每跳一次，將執(zhí)行一條指令。6) 你可以進(jìn)一步編寫一些新的CPU指令，如SUB，AND，OR等，來對你前面做的工作進(jìn)行一些進(jìn)一步的測試。當(dāng)然，對于SUB，AND，OR，你可能需要修改ALU的相應(yīng)控制，否則，還是在做nor。7) 你可以編寫更多的模塊，如零擴(kuò)展和符號擴(kuò)展，然后將其組合成一個(gè)通用的擴(kuò)展器,這樣就可以實(shí)現(xiàn)立即數(shù)的運(yùn)算了。8) 你可以加入LOAD及STORE邏輯。當(dāng)然，這里需要加入數(shù)據(jù)內(nèi)存了。9) 不同mips指令的數(shù)據(jù)通路，大家可以參考mips仿真器mars中的x ray功能觀看，該仿真器可以動(dòng)態(tài)演示指令的數(shù)據(jù)通路以及對應(yīng)

17、的控制信號生成。圖2 顯示部件示意圖10) 也許你可以把所有的工作集成在一起，完成DATAPATH（數(shù)據(jù)通道）了，注意在進(jìn)行數(shù)據(jù)通路集成時(shí)會(huì)發(fā)現(xiàn)很多輸入有多個(gè)來源，此時(shí)需要加入多路選擇器，選擇器的控制端成為新的控點(diǎn)或微命令。11) 根據(jù)前述步驟完成的數(shù)據(jù)通路以及對應(yīng)的控點(diǎn)，設(shè)計(jì)控制器，控制器應(yīng)該進(jìn)行封裝，控制器封裝完畢你的單周期CPU就完成了。由于我們設(shè)計(jì)的指令相對較多，采用以上逐條指令圖解的方式是一種效率比較低的辦法，為此我們引入工程化的設(shè)計(jì)方法，具體方法見ppt講解，請大家盡量按這種方法完成。2. 五段流水CPU設(shè)計(jì)流程1) 首先完成單周期CPU，具體參考單周期CPU設(shè)計(jì)流程。2) 完成支

18、持理想流水線的多周期CPU。將指令過程分成5個(gè)階段IF ID EX MEM WB(不得簡化成4段流水線)，不同階段之間設(shè)置緩沖接口部件，構(gòu)建各階段之間的接口部件，接口定義盡可能簡化，流水線應(yīng)向后續(xù)段傳遞數(shù)據(jù)信息，控制信息，向前段傳遞反饋信息，后續(xù)部件對數(shù)據(jù)的加工處理依賴于前階段傳遞過來的信息。ID段譯碼生成該指令的所有控制信號，控制信號將逐段向后傳遞（越到最后階段，信號越少），后續(xù)部件控制信號不再單獨(dú)生成。注意單周期CPU中的控制器是可以再ID段復(fù)用的。3) 增加流水沖突檢測器。要思考流水沖突檢測器在那個(gè)階段？不同類型的指令數(shù)據(jù)相關(guān)性的區(qū)別，Load-Use相關(guān)如何檢測？相關(guān)檢測器如何封裝，輸

19、入輸出是什么？（問題很多，很多內(nèi)容課程中并未有講述，請大家大量閱讀參考文獻(xiàn)）4) 增加流水沖突處理機(jī)制l 首先實(shí)現(xiàn)氣泡機(jī)制的流水線。如何插入氣泡，接口是否需要修改，如果需要修改，應(yīng)該在步驟2中就考慮清楚，分支相關(guān)和數(shù)據(jù)相關(guān)時(shí)CPU如何插入氣泡，如何保證流水線功能的正確性？l 然后實(shí)現(xiàn)采用數(shù)據(jù)重定向機(jī)制的流水線。需要思考在那個(gè)階段完成數(shù)據(jù)重定向，那個(gè)階段進(jìn)行檢測，答案可能不是唯一的。數(shù)據(jù)重定向的數(shù)據(jù)來源來自哪里？采用數(shù)據(jù)重定向機(jī)制后是否還需要插入氣泡？Load-Use沖突如何解決？l 最終實(shí)現(xiàn)分支目標(biāo)緩沖器（BTB）結(jié)構(gòu)的動(dòng)態(tài)分支預(yù)測，在IF段指令還沒有取出時(shí)就通過PC值動(dòng)態(tài)分支預(yù)測（不能分析指

20、令功能再預(yù)測）？如何預(yù)測？預(yù)測結(jié)果對實(shí)際分支指令的執(zhí)行有無影響，何種影響？限定BTB緩沖區(qū)大小為4，可容納4條分支指令。如何進(jìn)行全相聯(lián)比較，多余4條分支指令時(shí)如何淘汰？LRU算法如何用硬件實(shí)現(xiàn)？3. 指令集結(jié)構(gòu)Instruction Set Architecture (ISA)需要實(shí)現(xiàn)一個(gè)MIPS32-位處理器，32位指令字，具體指令除syscall外全部參考mips指令集規(guī)范，請大家按附件包中的參考文獻(xiàn)查詢指令功能和指令格式.該處理器具有獨(dú)立的數(shù)據(jù)和指令內(nèi)存(即有兩個(gè)內(nèi)存,一個(gè)指令內(nèi)存,一個(gè)數(shù)據(jù)內(nèi)存)。重要注意事項(xiàng): 由于Logisim的限制，也為了讓事情更簡單一些，我們以32位為單位對內(nèi)存

21、編址，這和MIPS 不同，MIPS指令是字長是32位,而內(nèi)存是以字節(jié)為單位編址，具體進(jìn)行地址連接時(shí)要考慮屏蔽掉字節(jié)地址。 注意:全零的指令(0x0000000)為NOP, 其指令含義是sll $0,$0,0顯示指令:每個(gè)計(jì)算機(jī)都由五個(gè)部分組成: 控制, 數(shù)據(jù)通道, 內(nèi)存, 輸入和輸出. 相應(yīng)的, 在本項(xiàng)目中指令系統(tǒng)中，增加了一條syscall指令，該指令在$v0寄存器不等于10時(shí)，將寄存器$a0的值在特定顯示窗口顯示。設(shè)計(jì)時(shí)需要包含8個(gè)16進(jìn)制發(fā)光二級管作為顯示輸出,如圖3所示，具體顯示時(shí)許調(diào)用如下指令addi $v0,$0,1syscall #v0!=10 display $a0設(shè)計(jì)顯示指令

22、邏輯時(shí)需要考慮如何鎖存過去的數(shù)據(jù)，否則數(shù)據(jù)一閃而過。圖3 顯示部件示意圖另當(dāng)$v0等于10時(shí)，系統(tǒng)自動(dòng)停機(jī)。addi $v0,$0,10syscall #v0=10 halt/stop clk設(shè)置以上指令的原因是為了讓你的程序能停下來，并能保持和匯編器的兼容。思考一下，mips中有I/O指令嗎？ Mips實(shí)際如何實(shí)現(xiàn)輸入輸出設(shè)備的訪問？4. 匯編器匯編器采用附件包中的mars仿真器，該仿真器功能強(qiáng)大，請主動(dòng)學(xué)習(xí)之。圖4 MAR仿真器注意為了能讓mars中匯編的機(jī)器碼能在logisim中實(shí)用，需要設(shè)置mars界面中setting的Memory Configration，將內(nèi)存模式設(shè)置為下圖的模式

23、，這樣數(shù)據(jù)段起始位置就是0開始的位置。圖5 MARS仿真器內(nèi)存模式設(shè)置程序匯編和后可以利用File菜單中的Dump Memory功能將代碼段和數(shù)據(jù)段導(dǎo)出，采用十六進(jìn)制文本的方式導(dǎo)出到某個(gè)文本文件，然后在文件第一行加入“v2.0 raw”即可在logisim中加載到ROM或RAM。圖6 MARS導(dǎo)出內(nèi)存5. LogisimLogisim使用非常方便，但本身存在bug，你需要經(jīng)常按下ctrl+s保存你的.circ文件，并注意版本管理，我們將使用的Logisim官方版本是v2.7。使用logisim的過程中如果出現(xiàn)奇怪的問題，可以重啟logisim! 不必浪費(fèi)時(shí)間跟蹤bug，這不是你的錯(cuò)。但如果重啟

24、后還不能解決問題，則極有可能該bug是由你的代碼引起的! 出現(xiàn)此情況，請注意調(diào)試。盡量減少對時(shí)鐘信號的邏輯操作，否則可能會(huì)引發(fā)險(xiǎn)象和毛刺，導(dǎo)致無法預(yù)料的邏輯錯(cuò)誤。6. 測試1.簡單單元測試在你完成了CPU設(shè)計(jì)后，可以編寫程序在CPU上運(yùn)行以測試CPU能否工作!建議大家編寫多個(gè)小程序來分別單獨(dú)測試其他指令，公文包中也包含了若干測試子程序，大家可以根據(jù)需要使用或自己編寫程序進(jìn)行測試。2.復(fù)雜程序測試u 將課設(shè)公文包中提供的標(biāo)準(zhǔn)測試程序benchmark.txt利用匯編器2匯編成機(jī)器指令benchmark.hex，將benchmark.hex分別加載到ROM和RAM。該程序的功能將遍歷所有指令，請注

25、意數(shù)碼管顯示結(jié)果是否正確，改程序最終將015號內(nèi)存單元的數(shù)據(jù)按降序排序。觀察內(nèi)存數(shù)據(jù)排序是否正確。請注意不同版本的CPU均用該程序測試，另要求使用計(jì)數(shù)器計(jì)數(shù)該程序運(yùn)行完畢所需的時(shí)鐘周期數(shù)（請?jiān)O(shè)置輔助電路完成）。u 編寫你認(rèn)為更瘋狂更有展示度的程序。7. 注意事項(xiàng)u 本課程設(shè)計(jì)的內(nèi)容基本無法在一本教科書中弄清楚，請大家按參考文獻(xiàn)閱讀。u 在實(shí)現(xiàn)CPU時(shí)，你可以使用任何logisim內(nèi)建的電路組件。u 指令ROM和數(shù)據(jù)RAM必須在main電路中可見，不能封裝在子電路中。u 顯示模塊應(yīng)該在主電路中可見。u 控制器必須用邏輯表達(dá)式生成，所有信號均應(yīng)給出對應(yīng)邏輯表達(dá)式，避免使用比較器實(shí)現(xiàn)控制器（采用微程序方式的