實(shí)驗(yàn)1：實(shí)驗(yàn)平臺操作基礎(chǔ)

1、實(shí)驗(yàn)1實(shí)驗(yàn)平臺操作基礎(chǔ)1實(shí)驗(yàn)?zāi)康?）了解實(shí)驗(yàn)平臺的組成和各個(gè)模塊的原理和功能；2）熟悉實(shí)驗(yàn)平臺的操作；3）預(yù)習(xí)接下來的四個(gè)實(shí)驗(yàn)，熟悉實(shí)驗(yàn)中的基本操作;4）準(zhǔn)備其余實(shí)驗(yàn)的記錄表格。2、實(shí)驗(yàn)內(nèi)容1）認(rèn)識實(shí)驗(yàn)平臺上各個(gè)模塊；2）觀察實(shí)驗(yàn)2中pcm重建電壓的波形；3）觀察實(shí)驗(yàn)3屮ask調(diào)制和解調(diào)的信號波形；4）觀察實(shí)驗(yàn)4中bpsk調(diào)制后的信號波形；5）觀察實(shí)驗(yàn)5屮的發(fā)送和接收數(shù)據(jù)。3實(shí)驗(yàn)原理3.1實(shí)驗(yàn)平臺組成此通信與網(wǎng)絡(luò)試驗(yàn)平臺主要包含以下兒個(gè)部分：電源模塊、fpga模塊、pcm模塊、pam 模塊、dds模塊、bpsk傳輸模塊、arm控制模塊和lcd顯示屏等，每部分的詳細(xì)內(nèi)容在下 面會有說明，試驗(yàn)平臺

2、的板圖如下所示：皿 9 0(30* *3)oct311、現(xiàn)場可編程門陣列（fpga）fpga采用altera公司的cyclone® iv e系列的ep4c75,包含7.5萬個(gè)邏輯單元、305個(gè) m9k存儲器模塊、2,745kbits存儲器總?cè)萘俊?00個(gè)18 x 18乘法器、4個(gè)pll、426個(gè)最大用 戶 i/o。3. 1.2、閃存（flash）flash采用epcs64n芯片，用于as 口下載程序后存儲程序，使fpga芯片斷電重啟后能 夠重新加載程序。另外，flash芯片還可以用編程器寫入固定數(shù)據(jù)，例如查找表格、語音信號 燈數(shù)據(jù)，這樣就可以用fpga控制讀功能，實(shí)現(xiàn)對固定存儲器的讀

3、功能。3.1. 3、直接數(shù)字頻率綜合（dds）直接數(shù)字頻率綜合（dds）釆用芯片ad9850。直接數(shù)字頻率合成石一種由一個(gè)高穩(wěn)定度 和準(zhǔn)確度的標(biāo)準(zhǔn)參考頻率源，長生千百萬個(gè)具有同一頻率穩(wěn)定度和準(zhǔn)確度的信號的技術(shù)，它具 有模擬頻率合成器難以比擬的優(yōu)點(diǎn)，是簡化和改善頻率合成技術(shù)的有力工具。其主要優(yōu)點(diǎn)有：（1）頻率轉(zhuǎn)換快：dds頻率轉(zhuǎn)換吋間段，一般在納秒級；（2）分辨率高：大多數(shù)dds可提供的頻率分辨率小于1hz,許多小于0.001hz,有些甚 至還要小,ad9850的頻率分辨率在125mhz的參考時(shí)鐘下，頻率分辨率為0.0291hz；（3）合成范圍寬:ad9850可以產(chǎn)生0.03hz到62.5mhz

4、的頻率輸岀（參考時(shí)鐘為125mhz）；（4）信號純度高；（5）可控制相位：dds可方便地控制輸出信號的相位，在頻率變換時(shí)也能保持相位連續(xù)， 在所有的頻率合成技術(shù)中，這個(gè)特點(diǎn)是dds所獨(dú)有的。應(yīng)用ad9850的原理圖見圖xxxognddac rsetanalogoutanaloginclock outclock out1-bit x 8-bits x 40 loads 5 loadsfrequency, phase, and control data inputad9850共包含5字節(jié)（40bits）控制碼，它提供5bit的數(shù)控相位調(diào)制，能使輸出相位以180°、90 45°、

5、22.5°、11.25域是它們?nèi)我饨M合的增量改變；提供32bit頻率控制字。ad9850的輸出頻率fout,參考時(shí)鐘clkin以及頻率控制字aphase的關(guān)系滿足下式； 廠 _ aphase x clkinfout =232其中頻率控制字aphase為32bit控制字的值。ad9850的數(shù)據(jù)輸入模式分為兩種：并行輸入模式和穿行輸入模式。在并行輸入模式的情 況下，模式控制碼為“00”，由數(shù)據(jù)輸入端（d0d7）每次8bit 次輸入頻率控制字。在串行輸 入模式的情況下，模式控制碼為“11”，由數(shù)據(jù)輸入端d7每次lbit 次輸入頻率控制字。因?yàn)閍d9850的輸出時(shí)取樣信號，它的輸出頻譜遵循奈

6、奎斯特抽樣定理，它的輸出頻譜應(yīng) 該包括基木脈沖諧波譜，所以ad9850的輸出后會接低通濾波器，從而得到更好的正弦波。3. 1.4、pcm編解碼芯片pcm編解碼功能采用芯片tp3070來實(shí)現(xiàn)。tp3070內(nèi)部的主要功能為實(shí)現(xiàn)pcm編解碼， 運(yùn)用了先進(jìn)的開關(guān)電容技術(shù)，在發(fā)送端進(jìn)行帶通濾波處理，在接收端進(jìn)行低通濾波處理。在pcm 編碼方面可以選用a律或p律，并采用了傳統(tǒng)的穿行pcm接口，使主頻能夠達(dá)到4.096mhz。tp3070芯片內(nèi)部的主要功能電路框圖如下圖：其中待編碼信號從vfxi口輸入，經(jīng)過濾波電路之后，進(jìn)入編碼模塊（encoder）,之后從 發(fā)送端（dxo、dxl）發(fā)送出去，在本實(shí)驗(yàn)平臺中

7、，其信息將接入到fpga芯片中進(jìn)行處理。與編碼模塊相對應(yīng)的便是解碼模塊，從接口dro、dri輸入已經(jīng)編碼完成的pcm信號處理 存儲到寄存器（rx register）中，進(jìn)行濾波處理后從接口vfro輸出。芯片中的其他主要接口分為以下兒個(gè)部分：(1) fsx、fsr為數(shù)據(jù)發(fā)送、接收部分幀同步時(shí)隙信號(2) bclk、mclk為位時(shí)鐘(bit clock)信號及接收部分主時(shí)鐘信號；(3) cclk、co、cl為時(shí)鐘及芯片參數(shù)配置輸入接口；芯片tp3070正常工作前，需要進(jìn)行工作參數(shù)設(shè)置，其中比較關(guān)鍵的幾個(gè)參數(shù)設(shè)置為：(1) 主時(shí)鐘(mclk)工作頻率的選擇；(2) a律或者卩律的量化選擇；(3) 輸

8、入、輸出信號幅度的量程；(4) 芯片內(nèi)部延時(shí)(delayed data timing)和非延時(shí)(non-delayed data timing)的時(shí)序 模式選擇。芯片tp3070的具體參數(shù)含義、參數(shù)輸入芯片的吋序請從相應(yīng)的datasheet中查詢，芯片在 實(shí)驗(yàn)中的具體應(yīng)用將在“pcm編解碼實(shí)驗(yàn)”中進(jìn)行進(jìn)一步的闡述。3. 1.5、pam調(diào)制芯片pam調(diào)制功能采用芯片max4575來實(shí)現(xiàn)，max4575芯片其內(nèi)部主要為兩通道的單刀單 擲開關(guān)組成，開關(guān)都能處理正常的模擬輸入信號，適用于低失真音頻模擬信號。其內(nèi)部結(jié)構(gòu)框 圖如下圖所示：max4575v+in1n02com2so/pmaxmax4575l

9、ogicswitch0off1onswitches shown for logic 0 input為了實(shí)現(xiàn)pam調(diào)制，使用max4575中的一個(gè)通道即可，從c0m1端口輸入一個(gè)頻率較 高的正眩波，從in1端口收入一個(gè)編碼后的方波，通過方波控制開關(guān)電路實(shí)現(xiàn)正眩波信號是否 輸出，從而間接的實(shí)現(xiàn)了編碼后方波與正弦波的乘法操作。3.1.6、數(shù)模轉(zhuǎn)換(dac)數(shù)模轉(zhuǎn)換模塊采用ad9709芯片來實(shí)現(xiàn)，芯片中擁有高速雙通道8bit的數(shù)模轉(zhuǎn)換器，尤其 在處理通信模式屮的i、q兩路數(shù)據(jù)時(shí)進(jìn)行了優(yōu)化，接口處都配置有緩存區(qū)，兩路的寫入信號和 時(shí)鐘控制信號都是分開的，芯片中的主要端口如下：(1) db7p1-db0p

10、1： 8bit的1通道待轉(zhuǎn)化的數(shù)字信號；（2）wrt1： 1通道的數(shù)據(jù)寫入信號；（3）clk1：分配給dac的主時(shí)鐘信號。8bit的數(shù)字信號可以轉(zhuǎn)化為256個(gè)不同幅度的模擬信號，雙通道的轉(zhuǎn)換可以適用于i、q兩 路逋信，在使用芯片時(shí)，其關(guān)鍵信號的寫入時(shí)序如下圖所示：data inwrt1awrt2clk1/clk2'outaor'outb在數(shù)字信號（datain）輸入的有效吋間（ts + g）內(nèi)，需要一個(gè)寫信號（wrt1）來使芯 片采集數(shù)據(jù)，輸出信號（iouta）比寫信號（wrt1）稍有延遲（tpd）,由時(shí)序圖不難發(fā)現(xiàn)，我 們不妨將wrt1與clk1信號綁在一起方便實(shí)現(xiàn)。3.1.

11、7. 模數(shù)轉(zhuǎn)換（adc）數(shù)模轉(zhuǎn)換模塊采用ad9288芯片來實(shí)現(xiàn)，芯片中擁有高速雙通道8bit的數(shù)模轉(zhuǎn)換器，具有 片上跟蹤和電路保持的功能，具有低成本、低功耗、體積小、易用性等優(yōu)點(diǎn)，尤英具有出色的 動態(tài)性能，能在100msps范圍能正常工作。8bit數(shù)字信號從fpga輸入到數(shù)模轉(zhuǎn)換芯片ad9709轉(zhuǎn)換為模擬信號后，經(jīng)過傳輸回路， 回到模數(shù)轉(zhuǎn)換芯片ad9288后再轉(zhuǎn)化為數(shù)字信號。3.1.8、調(diào)制器（modulator）調(diào)制器我們使用調(diào)制芯片ltc5598來實(shí)現(xiàn)，ltc5598可以直接調(diào)制i/q兩路信號，應(yīng)用于 高性能的無線信號傳輸系統(tǒng)，例如點(diǎn)對點(diǎn)的微波鏈路、gsm、edge、cdma等。i/q兩路

12、基帶信號輸入經(jīng)過電壓電流轉(zhuǎn)換器后，進(jìn)入混頻器，混頻器的輸出相加后，應(yīng)用 一個(gè)緩沖區(qū)，轉(zhuǎn)換成差分混頻器信號輸出，其典型應(yīng)用框圖如下：5mhz to 1600mhz direct conversion transmitter application在這個(gè)實(shí)驗(yàn)平臺上，由fpga輸出的8bil信號經(jīng)過dac后就變成了模擬信號，模擬信號 經(jīng)過濾波之后便進(jìn)入調(diào)制器上變頻成射頻信號。3.1.9、解調(diào)器（demodulator）與調(diào)制器相對應(yīng)的便是解調(diào)器芯片ltc5584,它是直接轉(zhuǎn)換正交解調(diào)器，為高線性度接收 機(jī)的應(yīng)用進(jìn)行了優(yōu)化，工作頻率從30mhz到1.4ghz。在通信接收機(jī)中，可以將射頻信號直接 轉(zhuǎn)換為

13、帶寬為53omh或者更高的i/q基帶信號。高線性度的ltc5584解調(diào)芯片為接收器提供了超大的動態(tài)工作范圍，不需要屮頻信號處理 及濾波操作，就能直接將射頻信號轉(zhuǎn)換到基帶信號，其典型應(yīng)用框圖如下：direct conversion receiver with iip2 and dc offset calibration3. 1. 10、微控制器（nxp_arm）這個(gè)實(shí)驗(yàn)平臺上的微控制器選擇了 nxp公司推出的基于arm內(nèi)核的lpc1778芯片，操作 頻率可達(dá)100mhz以上，外設(shè)組件包含高達(dá)512kb的flash存儲器、64kb的數(shù)據(jù)存儲器、以 太網(wǎng)mac、usb主機(jī)/從機(jī)/otg接口、8通道d

14、ma控制器、4個(gè)uart、2條can通道、2 個(gè)ssp控制器、spi接口、3個(gè)iic接口、2輸入和2輸出的iis接口、8通道的12位adc、10 位dac、電機(jī)控制pwm、正交編碼器接口、4個(gè)通用定時(shí)器、6輸出的通用pwm、帶有獨(dú)立 電池供電的超低功耗rtc和多大70個(gè)的通用io管腳。在這個(gè)實(shí)驗(yàn)平臺中，我們主要使用微控制器來實(shí)現(xiàn)以下幾個(gè)主要功能：（1）按鍵：輸入操作者輸入的指令到微控制器進(jìn)行處理；（2）液晶顯示屏：通過微控制器來控制液晶顯示屏顯示菜單、選項(xiàng)等；（3）i2c總線：傳輸微控制器的信號至fpga進(jìn)行參數(shù)設(shè)置；（4）各種接口：微控制器控制著包括usb、光纖、uart、網(wǎng)口等輸入接口。在

15、實(shí)驗(yàn)過程屮，我們通過按鍵來控制微控制器，進(jìn)行實(shí)驗(yàn)的選擇，微控制器通過i2c總線 對fpga硬件程序進(jìn)行相應(yīng)的參數(shù)設(shè)置，隨后fpga輸出相應(yīng)的信號，啟動周邊的各種功能芯 片進(jìn)行工作，我們便可以通過示波器、led燈等觀測到相應(yīng)的實(shí)驗(yàn)現(xiàn)象。3.1.11撥碼開關(guān)（共16位）、晶體振蕩器和二極管顯示等的附屬部分。實(shí)驗(yàn)平臺上共有16位撥碼開關(guān)，撥碼開關(guān)都與fpga芯片相連，便于產(chǎn)生用戶需要的手動 控制信號，如使得fpga工作復(fù)位的reset信號等。品體振蕩器主要用于原始時(shí)鐘的產(chǎn)生，實(shí)驗(yàn)平臺上采用了 60.8mhz的品振，直接接入fpga 芯片內(nèi)，fpga芯片進(jìn)行時(shí)鐘分頻后產(chǎn)生各種所需的時(shí)鐘頻率，比如給dd

16、s的參考時(shí)鐘、給pcm 的mclk時(shí)鐘、給dac和adc的寫時(shí)蝕等。二極管的顯示部分主要用于顯示某些數(shù)據(jù)的處理結(jié)果。例如，在做bpsk調(diào)制實(shí)驗(yàn)時(shí)，通 過兩排二極管等來看（&4）漢明碼的發(fā)送和接收情況作對比，一目了然。4. 實(shí)驗(yàn)操作流程4.1、預(yù)習(xí)實(shí)驗(yàn)二1）通讀實(shí)驗(yàn)二指導(dǎo)書2）通過單片機(jī)在根目錄中進(jìn)入pcm set3）在pcm switch屮將pcm控制置于on狀態(tài)4）在pcm頻率選擇1khz5）退出至根目錄,進(jìn)入 digital rheostat,調(diào)整 signal amp control 至 326）將示波器探針與pcm regain端口連接,在示波器上檢測并記錄正弦波的頻率和峰峰值

17、。4.2、預(yù)習(xí)實(shí)驗(yàn)三1）通讀實(shí)驗(yàn)三指導(dǎo)書2）在單片機(jī)目錄下進(jìn)入pamset （00k調(diào)制實(shí)驗(yàn)）；3）在pam switch子目錄下將實(shí)驗(yàn)開關(guān)置于on （00k模塊開始工作）；4）在pam carryer freq目錄下中l(wèi)k的正弦載波頻率；5）使用示波器的雙通道同時(shí)觀察fpga產(chǎn)生的調(diào)制信號（tp46）和最終解調(diào)輸出的信號（tp1）,比較二者的差別；4.3、預(yù)習(xí)實(shí)驗(yàn)四1）通讀實(shí)驗(yàn)四指導(dǎo)書2）啟動實(shí)驗(yàn)平臺，通過lcd顯示屏進(jìn)行操作，在bpsk switch菜單下選擇on來啟動bpsk 模式；3）進(jìn)入bpsk mode菜單，選擇隨機(jī)序列發(fā)送模式（random模式）；4）使用示波器檢測tp50 （rfout）管腳觀察調(diào)制后的信號，找到出現(xiàn)bpsk中