電路的電磁兼容性研究

1、電路的電磁兼容性研究research of electromagnetic co mpatibility in circuit內(nèi)容摘要電路的電磁兼容性是指其在一個(gè)電磁環(huán)境中能正常工作的適應(yīng)能力電磁兼容性設(shè)計(jì)是提 高產(chǎn)品可靠性的技術(shù)途徑z-,提高電路的電磁兼容性有利丁提高整個(gè)電子設(shè)備的nj靠性.本 文就實(shí)際工程中普遍存在的電磁干擾問題，結(jié)合電磁兼容思想，從電磁干擾的產(chǎn)生、科啖以及耦 合途徑出發(fā),對電路的電磁兼容性設(shè)計(jì)方法進(jìn)行了總結(jié)和歸納。介紹了從印制電路板的選取到元 器件的布宜以及地線、電源線和信號線的設(shè)計(jì)屮減少電磁干擾的設(shè)計(jì)方法。電磁兼容防護(hù)性設(shè) 計(jì)屮的濾波技術(shù)和接地技術(shù)，也做了較詳細(xì)的分析。

2、根據(jù)具體情況提出抑制各種t擾及工程設(shè)計(jì) 的方法.關(guān)鍵詞：電磁兼容，干擾源，印制電路板，模擬電路，數(shù)字電路，噪聲，信號干擾，時(shí)鐘干擾abstractelectromagnetic co mpatibility of electric circuit is that it has the ability of adapting to run normally in the environment of the electromagnetism. the designing of electromagnetic co mpatibility is one of the way to improvin

3、g the reliable technology of the articles; it is good for improving the electromagnetic co mpatibility of electric circuit to improve the reliability of all the electric equipment. aiming at the universal electromagnetic interference emi problems in reality this paper summarizes the design measures

4、in circuit based on emc conception according to emi sources sorts and coupling approaches a desig n method of reducing electromagnetic interference, in eluding the choice of pcbs, the arrangement of elements, the design of ground traces, main traces and signal traces is also introduced for the defen

5、se designing of electromagnetic co mpatibility, the article elaborately analyses the designing of filter at waves and adjoining the earth. in according to elaborate conditions, the article relatively put forward to the measures of retarding all kinds of interrupting and the method of engine designin

6、g.key words: electromagnetic co mpatibility, interference sources, pcb , analog circuits, digital circuit,noise,signal interference, clock interference內(nèi)容摘要iiabstractill第一章引言1第二章 電路產(chǎn)生的電磁干擾2§2.1 一些電磁干擾現(xiàn)象2§2 .2電路屮的干擾主耍來源3第三章對電路產(chǎn)牛電磁干擾的因素3第四章抑制電磁t擾的措施3§4.1干擾傳輸通道抑制3§4 .2時(shí)間分隔4§4 .3

7、頻率管理措施4§4 .4空間分離5§4 .5電氣隔離5§4 .6其他技術(shù)5第五章 如何做到電路的電磁兼容5§5分析和解決電磁兼容性的一般方法6§5.1.1問題解決法6§5.1.2規(guī)范法6§5.1.3系統(tǒng)法6§5 .2總的設(shè)計(jì)要求7§5 .3印制電路板（pcb）設(shè)計(jì)中的抗干擾措施與電磁兼容性研究8§ 5 . 3 . 1 pcb設(shè)計(jì)的一般原則8§5.3.2 pcb及電路抗十?dāng)_措施8§5.3.3電磁兼容性設(shè)計(jì)8§5 .4模擬電路的電磁兼容處理問題13§5.4.1

8、 噪聲14§5.4 .2 干擾14§5.4 .3 漂移14§5 .5數(shù)字電路的電磁兼容處理問題15§5.5.1電源線、地線15§5.5.2數(shù)字信號的聯(lián)接15§5.5 .3去耦電容16§5.5.4 配線16§5.5.5信號干擾的抑制17§5.56時(shí)鐘電路的干擾抑制19§55.7其它方法20第六章結(jié)束語20參考文獻(xiàn)210致謝21第一章引言隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，電氣及電了設(shè)備的數(shù)量和種類不斷增加，空間電磁環(huán) 境也變得li益復(fù)雜。一方面在這種口益復(fù)雜的空間電磁環(huán)境中，如何減少相互間的電 磁干擾，使各種

9、設(shè)備正常運(yùn)轉(zhuǎn)，是一個(gè)急待解決的問題；另一方面，惡劣的電磁環(huán)境 還會對人類和生態(tài)產(chǎn)生不良影響。隨著電磁干擾給人們帶來越來越多的危害，1970年 以來，電磁兼容(emc)逐漸成為非常活躍的學(xué)科領(lǐng)域之一。美國電氣和電了工程師協(xié) 會(ieee)對電磁兼容做了如下定義：一個(gè)裝置能在英所處的電磁壞境屮滿意的工作, 同時(shí)又不向該環(huán)境及同一環(huán)境中的其他裝置排放超過允許范囤的電磁擾動。近年來電 磁兼容在很多行業(yè)中已經(jīng)成為一個(gè)強(qiáng)制標(biāo)準(zhǔn)，而且對系統(tǒng)的要求也越來越嚴(yán)格，因此 在設(shè)計(jì)系統(tǒng)時(shí)應(yīng)該充分考慮系統(tǒng)的電磁兼容問題。最初人們解決電磁兼容問題是在系 統(tǒng)完成以后，通過加濾波器、合理布線等措施，以使系統(tǒng)達(dá)到電磁兼容的要求

10、。事實(shí) 證明這種方式很難完金解決問題，因此，從設(shè)計(jì)初期就應(yīng)該考慮電磁兼容性問題，并 且貫穿于系統(tǒng)設(shè)計(jì)、制造和安裝的整個(gè)過程。下面介紹與電磁兼容相關(guān)的兒個(gè)概念：電磁環(huán)境(eme, electromagnetic environment):存在丁給定場所的所有電磁現(xiàn)象的總 和?！敖o定場所”即“空間”，“所有電磁現(xiàn)象”包括了全部“時(shí)間”與全部“頻譜”。電磁騷擾(electromagnetic di sturbancc):任何可能引起裝置、設(shè)備或系統(tǒng)性能下降 或無生命物質(zhì)產(chǎn)生作用的電磁現(xiàn)彖。電磁騷擾可能是電磁噪聲、無用信號或傳播媒介口 身的變化。電磁干擾(electromagnetic interfe

11、rence) : 1±|于電磁騷擾引起裝置、設(shè)備或系統(tǒng)的 性能下降。電磁騷擾和電磁干擾是因果關(guān)系?？箶_性(immunity):裝置、設(shè)備或系統(tǒng)在有電磁騷擾的情況下正常下工作的能力。 (電磁)敏感性(ems, electromagnetic susceptibility):在存在電磁騷擾的情況下, 裝置設(shè)備或系統(tǒng)不能避免性能降低的能力。注：敏感性高，抗擾度就低。電磁兼容性：(electromagnetic co mpatibility)在不損失冇用信號所包含的信息條 件下，信號和干擾共存的能力。電磁兼容(emc, electromagnetic co mpatibility):一般指電

12、氣及電了設(shè)備在共同的電 磁環(huán)境小能執(zhí)行各口功能的共存狀態(tài)，即耍求在同一電磁環(huán)境屮的上述各種設(shè)備都能正 常工作乂互不t擾，達(dá)到“兼容”狀態(tài)。換句話說，電磁兼容是指電子線路、設(shè)備、系 統(tǒng)相互不影響，從電磁角度具有相容性的狀態(tài)。電磁兼容性的分類：電磁兼容是不能直接測量的，為了定量描述它，實(shí)踐上把這個(gè)概念 分成-個(gè)電子設(shè)備發(fā)射干擾波的能力(emi)和耐受電磁波t擾的能力(ems)而emi和ems再按照它們是通過傳導(dǎo)或輻射途徑來發(fā)射或接收干擾能量來檢測。emc的分類第二章電路產(chǎn)生的電磁干擾早期，把發(fā)射和干擾問題稱之為電磁干擾(emi)或射頻干擾(rfi) o現(xiàn)在用更確切 的詞“干擾兼容性”替代。屯磁兼容

13、包含系統(tǒng)的發(fā)射和敏感度兩方面的問題。假若干 擾不能完全消除，也要使干擾減少到最小。如果一個(gè)電路符合下面三個(gè)條件，則該電 路是電磁兼容的。(1)對其它電路不產(chǎn)生干擾。(2)對英它電路的發(fā)射不敏感。(3)對 電路本身不產(chǎn)生干擾。§2. 1 一些電磁干擾現(xiàn)象電磁干擾大多出i爲(wèi)頻大功率電力，電子工程誘發(fā)的。交流電網(wǎng)的電源頻率，諧波的發(fā)射交流電網(wǎng)電壓的電源頻率，諧波的發(fā)射交流電網(wǎng)電壓變化及閃爍射頻的連續(xù)或不連續(xù)的干擾電壓射頻的傳導(dǎo)輻射功率射頻電源波的發(fā)射電源頻率，諧波抗擾性，電壓失真電快速迅變，脈沖群 迅變過壓，高能快速迅變，浪涌靜電放電電源頻率磁場射頻/電流對電源線的干擾§22電路

14、中的干擾主要來源當(dāng)干擾的能量使電路處在不希望的狀態(tài)時(shí)，干擾就成為主要的因素。干擾的產(chǎn)生 不是宜接的（通過導(dǎo)體、公共阻抗耦合等），就是間接的（通過串?dāng)_或輻射耦合）。電 磁干擾是通過導(dǎo)體或通過輻射產(chǎn)生的，很多電磁發(fā)射源，如光照、繼電器、直流（dc） 電機(jī)和li光燈都可引起干擾。交流（ac）電源線、互連電纜、金屬電纜和了系統(tǒng)的內(nèi)部 電路也都可能產(chǎn)生輻射或接收到不希望的信號。在高速數(shù)字電路小，時(shí)鐘電路通常是 寬帶噪聲的最大產(chǎn)生源。第三章對電路產(chǎn)生電磁干擾的因素1. 電壓電源電壓越髙，意味著電壓振幅越大而發(fā)射就更多，而低電壓電源影響敏 感度。2. 頻率高頻信號與周期性信號會產(chǎn)生更多的輻射。在高頻數(shù)字系統(tǒng)

15、屮，當(dāng)器件處 于開關(guān)狀態(tài)時(shí)將產(chǎn)牛屯流尖峰信號；在模擬系統(tǒng)中，當(dāng)負(fù)載電流變化時(shí)也將產(chǎn)牛電流 尖峰信號。3. 接地在電路設(shè)計(jì)中，沒有比采用可靠和完美的地線連接方式更重要的事情了， 在所有emc問題中，大部分問題是由不適當(dāng)?shù)慕拥匾鸬?。有三種信號接地方法：單點(diǎn)、 多點(diǎn)和混合。在頻率低于1mhz時(shí)可采用單點(diǎn)接地方法，但不適于高頻。在高頻應(yīng)用中, 最好采用多點(diǎn)接地?；旌辖拥厥堑皖l用單點(diǎn)接地和高頻用多點(diǎn)接地方法的結(jié)合。但高 頻數(shù)字電路和低電平模擬電路的地回路絕對不能混合。4. 印刷電路板設(shè)計(jì)適當(dāng)?shù)挠∷㈦娐钒澹╬cb）布線對防止emi是至關(guān)重要的。5. 開關(guān)電源當(dāng)器件開關(guān)時(shí)，在電源線上會產(chǎn)牛瞬態(tài)電流，必須衰

16、減和濾掉這些瞬 態(tài)電流，來自高di/dt源的瞬態(tài)電流導(dǎo)致地和線跡“發(fā)射”電壓。高di/dt產(chǎn)生大范圍 高頻電流，激勵(lì)部件和電纜線輻射，流經(jīng)導(dǎo)線的電流變化和電感會導(dǎo)致壓降，減小電 感或電流隨時(shí)間的變化可使該壓降最小。第四章抑制電磁干擾的措施抑制電磁干擾的描施大體可分為如下6類：（1）傳輸通道抑制：具體方法有濾波、屏蔽、搭接、接地、合理布線。（2）空間分離：地點(diǎn)位置控制、自然地形隔離、方位角控制、電場矢量方向控制。（3）時(shí)間分隔：時(shí)間共用準(zhǔn)則、雷達(dá)脈沖同步、主動時(shí)間分隔、被動時(shí)間分隔。（4）頻譜管理：頻譜規(guī)劃/劃分、制定標(biāo)準(zhǔn)規(guī)范、頻率管制等。（5）電氣隔離：變壓器隔離、光電隔離、繼電器隔離、dc/

17、dc變換。（6）其他技術(shù)。§ 41干擾傳輸通道抑制(1) 屏蔽可分為電場屏蔽、磁場屏蔽和電磁屏蔽3種，一般采取電磁屏蔽的方法來 防止交變電磁場產(chǎn)生的干擾。屏蔽有兩個(gè)目的：限制設(shè)備內(nèi)輻射的電磁能量泄露到外部；防止外來的輻射干擾進(jìn)入設(shè)備，干擾設(shè)備的正常工作。a. 電場屏蔽法最簡單的措施是在感應(yīng)源與受感器之間用金屬隔板接地，以抑制寄生電容耦合， 實(shí)現(xiàn)電場屏蔽。對電場干擾較強(qiáng)的，則用高導(dǎo)電率金屬罩接地效果更好。b. 磁場屏蔽法磁場乂分低頻磁場和高頻磁場，針對不同磁場應(yīng)采取不同措施。對低頻磁場可用 高導(dǎo)磁材料做屏蔽體來實(shí)現(xiàn)磁場屏蔽，但被屏蔽的元器件在平行于磁場的方向不得出 現(xiàn)縫隙，以避免漏磁。

18、對高頻磁場由于存在電場分量和磁場分量，則要求采用電場屏 蔽和磁場屏蔽同吋進(jìn)行。但鐵磁材料防高頻磁場只限于100khz以下，更高頻的磁場還 需采取特殊措施，為防止縫隙、孔洞漏磁，要盡可能減少縫隙或增加縫隙深度，在孔 洞處加蓋金屬罩，如有凸出的金屬軸必須可靠接地或加裝波導(dǎo)衰減器等。當(dāng)要屏蔽的磁場很強(qiáng)時(shí)，屏蔽材料會發(fā)牛飽和，一旦發(fā)牛飽和，就將喪失屏蔽效 能。遇到這種情況，可采用雙層屏蔽，第一層采用低導(dǎo)磁率材料，不易飽和；第二層 采用高導(dǎo)磁率材料，但易飽和。第一層屏蔽先將磁場衰減到適當(dāng)強(qiáng)度，使第二層屏蔽 不會飽和，而使高導(dǎo)磁率材料能充分發(fā)揮屏蔽效果。(2) 濾波濾波技術(shù)是濾除電源干擾的有效措施。一般來

19、講，電源污染形成的干擾最為常見。 隨著屯子技術(shù)的迅速發(fā)展，開關(guān)電源的應(yīng)用日益普及。為此，從消除開關(guān)電源產(chǎn)牛的 電磁干擾角度看，還應(yīng)考慮采用emi濾波器。emi濾波器的設(shè)計(jì)與傳統(tǒng)濾波器不同，除 了要對電磁干擾的高頻帶給以盡可能的衰減外，還耍求在截止頻率下，盡量使電源、 負(fù)載阻抗和濾波器相應(yīng)元件阻抗接近，并遵循兩條基本原則：a. 濾波器的宙聯(lián)電感要接到低阻抗電源或低阻抗負(fù)載；b. 濾波器的并聯(lián)電容要接到高阻抗電源或高阻抗負(fù)載。這樣才能提高emi濾波器的實(shí) 際應(yīng)用效果。濾波器的正確安裝方式也很重要，如在線路板上安裝，電磁干擾直接進(jìn)入濾波器， 就會降低濾波效果，所以濾波器必須屏蔽。(3) 接地接地是電

20、路、設(shè)備、系統(tǒng)工作的基本技術(shù)要求之一，也是防止干擾的最基本的方法 之一。因?yàn)榻拥乜梢允闺娐分械母蓴_電流回歸大地，因此，正確的接地可以有效地抑制干擾信號對其它設(shè)備的影響。接地、濾波和屏蔽3種基本方法都可以增強(qiáng)電磁設(shè)備的電磁兼容性，既可以單獨(dú)采 用實(shí)施，也可以相互補(bǔ)充采用。譬如，設(shè)備的可靠接地可以防止靜電干擾，而降低設(shè) 備對屏蔽的耍求；良好的電磁屏蔽能夠有效防止電磁輻射干擾，可以適當(dāng)放寬對濾波 電路的要求。從對總體的作用考慮，良好的接地可以降低t擾頻率的能量；屏蔽能夠 隔離電磁輻射耦合的途徑，降低輻射的能量；而濾波則可以對通過電源傳導(dǎo)的干擾能 量進(jìn)行衰減。§ 42時(shí)間分隔時(shí)間共用準(zhǔn)則就是

21、把干擾與被干擾設(shè)備分時(shí)間段開啟，避免在同一時(shí)間段，同時(shí) 使用互相干擾的設(shè)備。§4.3頻率管理措施頻率管理包括頻率管制、頻率調(diào)制、數(shù)字傳輸和光電轉(zhuǎn)換。頻率管制指設(shè)備屮相 同頻率的設(shè)備避免共同使用，并且要注意它們z間的倍頻十?dāng)_。頻率調(diào)制技術(shù)是將設(shè) 備使用頻率二次調(diào)制，避開干擾頻率。數(shù)字傳輸指將模擬信號轉(zhuǎn)換成數(shù)字信號進(jìn)行傳 輸，這樣，可以最大限度地防止各種干擾。企業(yè)有條件，可以試用光電轉(zhuǎn)換和光電傳 輸技術(shù)，因?yàn)楣怆娦盘柧哂蟹浅８叩男旁氡群涂垢蓴_能力。§ 44空間分離地點(diǎn)和位置的選擇、門然建筑物的隔離，設(shè)備安裝角度控制、電場和磁場矢量方 向控制。即采取冋避和疏通的技術(shù)處理，合理的利

22、用建筑物形成的自然隔離，選擇恰 當(dāng)?shù)陌惭b位置和方向，最大限度地控制電磁兼容性不好的設(shè)備帶來的干擾。例如，在 安裝監(jiān)測儀時(shí)就必須合理選擇發(fā)射與接收支架的方向，并且盡可能地遠(yuǎn)離電梯、電視 和計(jì)算機(jī)。§4.5電氣隔離電氣隔離是避免電路中傳導(dǎo)t擾的可靠方法，同時(shí)還能使有用信號止常耦合傳輸。 常見的電氣隔離耦合原理有機(jī)械耦合、電磁耦合、光電耦合等。dc/dc變換器是直流電源的隔離器件，它將直流電壓u1變換成直流電壓u2。為了 防止多個(gè)設(shè)備共用一個(gè)電源引起共電源內(nèi)阻干擾，應(yīng)用dc/dc變換器單獨(dú)對各電路供 電，以保證電路不受電源中的信號干擾。dc/dc變換器是應(yīng)用逆變原理將直流電壓變換 成高頻交

23、流電壓，再經(jīng)整流濾波處理，得到所需要的直流電壓。由于dc/dc變換器是 一個(gè)完整器件，所以它是一種應(yīng)用廣泛的電氣隔離器件。§4 .6其他技術(shù)除上述技術(shù)外，控制t擾還有許多其他技術(shù)，如對消與限幅，當(dāng)干擾的幅度很大 時(shí)，要采用干擾的對消電路及限幅電路等抑制措施。第五章如何做到電路的電磁兼容§5 .1分析和解決電磁兼容性的一般方法隨著科學(xué)技術(shù)的發(fā)展，系統(tǒng)越來越復(fù)雜，使用的頻譜越來越寬，根據(jù)電磁兼容性 學(xué)科屮多年的研究可知，分析和解決設(shè)備、子系統(tǒng)或系統(tǒng)間的電磁兼容性問題一般有3 種方法，他們分別為問題解決法 (problemsolving approach ) 1 1 1 規(guī)范法

24、(specificationapproach) 和系統(tǒng)法 (systems approach) 11。§5.1.1問題解決法問題解決法主要指在建立系統(tǒng)前并不專門考慮電磁兼容性問題，待系統(tǒng)建成后再 設(shè)法解決在調(diào)試過程屮出現(xiàn)的電磁兼容性問題的方法。系統(tǒng)內(nèi)或系統(tǒng)間存在的干擾問 題有三要素，即干擾源、接受器和干擾的傳播路徑。因此用問題解決法解決系統(tǒng)內(nèi)或 系統(tǒng)間的電磁兼容性問題時(shí)，首先必須正確地確定干擾源。為了做到這一點(diǎn)，從事電 磁兼容性方面工作的工程師要比較全面地熟悉各種干擾源的特性。在確定干擾源后再 確定十?dāng)_的耦合路徑是輻射耦合模式述是傳導(dǎo)耦合模式，最終決定消除干擾的方法。 §5

25、 .12規(guī)范法為了滿足電磁兼容性的要求，各國政府和工業(yè)部門尤其是軍方都制訂了很多強(qiáng)制 執(zhí)行的標(biāo)準(zhǔn)和規(guī)范，例如美國軍用標(biāo)準(zhǔn)mil-std-461.所謂規(guī)范法是指在采購系統(tǒng)的設(shè) 備和設(shè)計(jì)建立子系統(tǒng)時(shí)必須滿足已制訂的規(guī)范。規(guī)范法預(yù)期達(dá)到的效果就是：如果組 成系統(tǒng)的每個(gè)部件都滿足規(guī)范要求，則系統(tǒng)的電磁兼容性就能保證。§5 .13系統(tǒng)法系統(tǒng)法集中了電磁兼容性方面的研究成果，從系統(tǒng)的設(shè)計(jì)階段的最初就用分析程 序來預(yù)測2在系統(tǒng)中將要遇到的那些電磁t擾問題，以便在系統(tǒng)設(shè)計(jì)過程屮作為基本 問題來解決?？谇坝邢铝袔追N已廣泛使用的大規(guī)模電磁干擾分析程序：系統(tǒng)和電磁兼容性分析程序(semcap)；系統(tǒng)和屯磁

26、兼容性分析程序；干擾預(yù)測程序ipp-1;系統(tǒng)內(nèi)部分析程序iap；共場地分析模型程序cosam等。對于emc系統(tǒng)設(shè)計(jì)的3種方法而言，問題解決法即先建立系統(tǒng)，在系統(tǒng)出現(xiàn)emc 問題時(shí)，利用emi抑制技術(shù)解決emc問題，這種方法很冒險(xiǎn)，有可能會出現(xiàn)大量的返 工。規(guī)范法則是要求每個(gè)分系統(tǒng)預(yù)先符合所要求的emc規(guī)范或標(biāo)準(zhǔn)。如產(chǎn)品需要銷售 到美國，就要求每個(gè)分系統(tǒng)滿足美國fccpartl5或pewtl8相應(yīng)的標(biāo)準(zhǔn)，利用這些標(biāo)準(zhǔn) 進(jìn)行計(jì)算、設(shè)計(jì)分系統(tǒng)來保證最終產(chǎn)品的emc性能。規(guī)范法比問題解決法更合理，但 他的不足z處是他可能引入過儲備的設(shè)計(jì)。系統(tǒng)法集中了 emc方而的成就，他根據(jù)emc 的要求給出最佳的工

27、程設(shè)計(jì)、試驗(yàn)過程中對emc進(jìn)行分析預(yù)測，合理分配emc指標(biāo)， 保證系統(tǒng)emc的設(shè)計(jì)要求。隨著電了設(shè)備工藝的飛速發(fā)展，集成電路的集成度兒乎每年都翻一番，emc問題已由系統(tǒng)級上升至芯片級。因此，對芯片級電磁兼容性的設(shè)計(jì)研 究就顯得尤為重耍了。§52總的設(shè)計(jì)要求這要從分析形成電磁干擾后果的基本要索出發(fā)由電磁騷擾源發(fā)射的電磁能量，經(jīng)過 耦合途徑傳輸?shù)矫舾性O(shè)備，這個(gè)過程稱為電磁干擾效應(yīng)因此，形成電磁干擾后果必須 具備三個(gè)基木要素：(1) 電磁騷擾任何形式的口然現(xiàn)象或電能裝置所發(fā)射的電磁能量，能使共享同一環(huán)境的人或英它生 物受到傷害，或使其它設(shè)備分系統(tǒng)或系統(tǒng)發(fā)生電磁危 害，導(dǎo)致性能降級或失效，這

28、種口然現(xiàn)象或電能裝置即稱為電磁騷擾源(2) 耦合途徑耦合途徑即傳輸電磁騷擾的通路或媒介。典型的干擾傳播途徑是通過導(dǎo) 線的傳導(dǎo)和空間的輻射。(3) 敏感設(shè)備(victim)敏感設(shè)備是指當(dāng)受到電磁騷擾源所發(fā)射的電磁能量的作用時(shí)，會受到傷害的人或其它 牛物，以及會發(fā)牛電磁危害，導(dǎo)致性能降級或失效的器件設(shè)備分系統(tǒng)或系統(tǒng)許多器件 設(shè)備分系統(tǒng)或系統(tǒng)可以既是屯磁騷擾源又是敏感設(shè)備。為了實(shí)現(xiàn)電磁兼容，必須從上面三個(gè)基本要素出發(fā)，運(yùn)用技術(shù)和組織兩方面措施。 所謂技術(shù)措施，就是從分析電磁騷擾源、耦合途徑和敏感設(shè)備著手，采取有效的技術(shù) 手段，抑制騷擾源、消除或減弱騷擾的耦合、降低敏感設(shè)備對騷擾的響應(yīng)或增加電磁 敏感

29、性電平;為個(gè)對人為騷擾進(jìn)行限制，并驗(yàn)證所采用的技術(shù)措施的有效性，還必須采 取組織措施，制訂和遵循-套完整的標(biāo)準(zhǔn)和規(guī)范，進(jìn)行合理的頻譜分配，控制與管理 頻譜的使用，依據(jù)頻率、工作時(shí)間、天線方向性等規(guī)定工作方式，分析電磁環(huán)境并選 擇布置地域，進(jìn)行電磁兼容性管理等。電磁兼容性是電子設(shè)備或系統(tǒng)的主要性能之一，電磁兼容設(shè)計(jì)是實(shí)現(xiàn)設(shè)備或系統(tǒng)規(guī) 定的功能、使系統(tǒng)效能得以充分發(fā)揮的重要保證。必須在設(shè)備或系統(tǒng)功能設(shè)計(jì)的同時(shí), 進(jìn)行電磁兼容設(shè)計(jì)。電磁兼容設(shè)計(jì)的1=1的是使所設(shè)計(jì)的電子設(shè)備或系統(tǒng)在預(yù)期的電磁環(huán)境屮實(shí)現(xiàn)電磁 兼容。其要求是使電子設(shè)備或系統(tǒng)滿足emc標(biāo)準(zhǔn)的規(guī)定并具有兩方面的能力：1. 能在預(yù)期的電磁壞境

30、中正常工作，無性能降低或故障；2. 對該電磁環(huán)境不是一個(gè)污染源；為個(gè)實(shí)現(xiàn)電磁兼容，必須深入研究以下五個(gè)問題：第一，對于電磁騷擾源的研究，包括電磁騷擾源的頻域和吋域特性，產(chǎn)生的機(jī)理 以及抑制措施等的研究。第二，對于電磁騷擾傳播特性的研究，即研究電磁騷擾如何由騷擾源傳播到敏感 設(shè)備，包括對傳導(dǎo)騷擾和輻射騷擾的研究傳導(dǎo)騷擾是指沿著導(dǎo)體傳輸?shù)碾姶膨}擾，輻 射騷擾即由器件、部件、連接線、電纜或天線，以及設(shè)備及系統(tǒng)輻射的電磁騷擾。第三，對于敏感設(shè)備抗干擾能力的研究。這種抗干擾能力常以電磁敏感性或抗擾 度表征，電磁敬感性電平越小，抗擾度越低，抗干擾能力越差。第四，對于測量設(shè)備、測量方法與數(shù)據(jù)處理方法的研究。

31、由于電磁騷擾十分復(fù)朵, 測量與評價(jià)需要有許多特殊要求，例如測量接收機(jī)要有多種檢波方式，多種測量帶寬 大過載系數(shù)嚴(yán)格的小頻濾波特性等，還要求測量場地的傳播特性與理論值符合得很好 等。如何評價(jià)測量結(jié)果，也是個(gè)重點(diǎn)問題，需要應(yīng)用概率論、數(shù)理統(tǒng)計(jì)等數(shù)學(xué)t具。第五，對于系統(tǒng)內(nèi)、系統(tǒng)間電磁兼容性的研究。系統(tǒng)內(nèi)電磁兼容性是指在給定系 統(tǒng)內(nèi)部的分系統(tǒng)、設(shè)備及部件z間的電磁兼容性，而給定系統(tǒng)與它運(yùn)行時(shí)所處的電磁 環(huán)境，或與其它系統(tǒng)z間的電磁兼容性即系統(tǒng)間電磁兼容性，這方面的研究需要廣泛 的理論知識與的豐富的實(shí)踐經(jīng)驗(yàn)。還應(yīng)當(dāng)指出，rti于電磁兼容是抗電磁騷擾的擴(kuò)展與延伸，它研究的重點(diǎn)則是設(shè)備 或系統(tǒng)的非預(yù)期效果和

32、非工作性能，非預(yù)期發(fā)射和非預(yù)期響應(yīng)，而在分析騷擾的迭加 和出現(xiàn)概率時(shí)，還需按最不利的情況考慮，即所謂的最不利原則，這些都比研究設(shè) 備或系統(tǒng)的工作性能復(fù)雜得多?？傊?，電磁兼容學(xué)是一門綜合性的邊緣學(xué)科，其核心仍然是電磁波，其理論基礎(chǔ) 包括數(shù)學(xué)、電磁場理論、電路理論、微波理論與技術(shù)、天線與電波傳播理論、通信理 論、材料科學(xué)計(jì)算機(jī)與控制理論、機(jī)械工藝學(xué)、核物理學(xué)、生物醫(yī)學(xué)以及法律學(xué)、社 會學(xué)等內(nèi)容?，F(xiàn)在，電磁兼容學(xué)已成為國內(nèi)外矚口的迅速發(fā)展的學(xué)科，預(yù)計(jì)在21世紀(jì), 它還將獲得更加迅速的發(fā)展。下面從印制電路板設(shè)計(jì)、模擬電路和數(shù)字電路三方面講述了電路中的電磁兼容的 設(shè)計(jì)和研究。§5 .3印制電路

33、板（pcb）設(shè)計(jì)中的抗干擾措施與電磁兼容性研究pcb是電了產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連 接，是目前電子器材用于各類電子設(shè)備和系統(tǒng)的主要裝配方式。鑒于pcb設(shè)計(jì)的好壞 對抗干擾能力影響很人，因此，pcb的設(shè)計(jì)除必須遵守一般原則z外，述應(yīng)符合抗干擾 設(shè)計(jì)與電磁兼容性的要求。§ 531 pcb設(shè)計(jì)的一般原則1. 布局首先應(yīng)考慮pcb尺寸大小。pcb尺寸過大，印制線條長，阻抗增加，抗噪聲能力下 降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定pcb尺寸后，再確定元件的位置，一般來說，應(yīng)把模擬信號、高速數(shù)字電路、噪聲源(如繼電器、大電 流開關(guān)等)這

34、三部分合理分開，使相互間的信號耦合為最小。最后，根據(jù)電路的功能單 元，對電路的全部元器件進(jìn)行布局。在確定元件的位置時(shí)要遵守以下原則：(1) 按照電路的流程安排各個(gè)功能電路單元的位置，便于信號流通，并使信號盡可 能保持一致的方向。(2) 以每個(gè)功能電路的核心元件為中心進(jìn)行布局。元器件應(yīng)均勻、整齊緊湊地排列, 盡量減少和縮短各元器件之間的引線和連接。(3) 在高頻下工作的電路，?？紤]元器件之間的分布參數(shù)。一般電路應(yīng)尺可能使元 器件平行排列，以利于裝焊及批量生產(chǎn)且美觀。(4) 位于電路板邊緣的元器件，離電路板邊緣一般不小于2価。電路板的最佳形狀為 矩形，長寬比為3:2或4:3,英尺寸大于200x15

35、0mm時(shí)，應(yīng)考慮電路板所受的機(jī)械強(qiáng)度。(5) 盡可能縮短高頻元器件z間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁 t擾。易受干擾的元器件不能相互挨得太近，輸入和輸岀元件應(yīng)盡量遠(yuǎn)離。(6) 某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放 電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。(7) 重量超過15g的元器件應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量 多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問題。 熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。(8) 對于電位器、可調(diào)電感線圈、可變電容器、微動開關(guān)等可調(diào)元件的布局應(yīng)考慮 整機(jī)的結(jié)構(gòu)要

36、求。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上便于調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)， 其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。(9) 應(yīng)留出印制板定位孔及固定支架所占用的位置。2、布線布線的原則如下：(1) 輸入、輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行，最好加線間地線，以免發(fā)生反饋 耦合。(2) 導(dǎo)線的最小寬度主要曲導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決 定，當(dāng)銅箔厚度為0.05mm、寬度為115mm時(shí)，通過2a的電流，溫度不會高于3°c。因此，導(dǎo)線寬度為1.5mm 便可滿足耍求。對于集成電路尤英是數(shù)字電路，通常選寬度為0.0203nini的導(dǎo)線，當(dāng) 然，只要允許，還是盡可能用寬線，尤其是電源線和地

37、線。導(dǎo)線的最小間距主要由最 壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路尤其是數(shù)字電路，只要工藝 允許，可使間距小至58伽。(3) 印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路小會影響電氣性能。 此外，盡量避免使用大面積銅箔，否則，長時(shí)間受熱時(shí)，易發(fā)牛銅箔膨脹和脫落現(xiàn)象。 必須用大面積銅箔時(shí)，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生 的揮發(fā)性氣體。§5.3.2 pcb及電路抗干擾措施印制屯路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，以下從四個(gè)方面討論pcb抗 干擾設(shè)計(jì)的措施。1、電源線設(shè)計(jì)根據(jù)印制線路板電流的人小，盡量加粗電源線寬度，減少環(huán)路電阻。同時(shí)使電源

38、線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。2、地線設(shè)計(jì)印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的于段就是接地。對于雙面板，地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接 到印刷線路板上來的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返冋地 線，并都會聚到冋電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大 功率器件地開分，是指布線分開，而最后都匯集到這個(gè)接地點(diǎn)上來。與印刷線路板以 外的信號相連時(shí)，通常采用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。 低頻模擬信號用的屏蔽電纜，一端接地為好。如能將接地和屏蔽正確結(jié)合起來使用，

39、可解決大部分干擾問題。電子設(shè)備屮地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字 地(邏輯地)和模擬地等。地線設(shè)計(jì)的原則是：(1) 數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量 分開，分別與電源端地線相連，并盡可能加大線性電路的接地面積。低頻電路的地應(yīng) 盡量釆用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分申聯(lián)后再并聯(lián)接地。高頻電路宜采 用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量用柵格狀大面積地箔。(2) 接地線應(yīng)盡量加粗。若接地線很細(xì)，則接地電位隨電流的變化而變化，致使電 了設(shè)備的定時(shí)信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線加粗，使它能通過三 倍于印制板上的允許電流。如有可

40、能，接地線寬度應(yīng)在23mni以上。(3) 正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號的工作頻率小于1wiz,它的 布線和器件間的電感影響較小，而接地電路形成的壞流對干擾影響較大，因而應(yīng)采用 一點(diǎn)接地。當(dāng)信號工作頻率大t10mhz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻 抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)t作頻率在110mhz時(shí)，如果采用一點(diǎn)接地，其地線長 度不應(yīng)超過波長的1/20,否則應(yīng)采用多點(diǎn)接地法。(4) 將接地線構(gòu)成閉環(huán)路。設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。it原因在于：印制電路板上的很多集 成電路元件，尤其遇到耗電多的元件時(shí)，因受接

41、地線粗細(xì)的限制，會在地結(jié)上產(chǎn)牛較 大的電位差，引起抗噪聲能力下降，若將接地構(gòu)成環(huán)路，則會縮小電位差値，捉高電 了設(shè)備的抗噪聲能力。3、合理設(shè)置退耦電容性能好的高頻去耦電容可以去除高到1giiz的高頻成份。瓷片電容或多層陶瓷電容 的高頻特性較好。去耦電容有兩個(gè)作用：一方面旁路除掉該器件的高頻噪聲。數(shù)字電 路屮典型的去耦電容為0. lmf,有5nh分布電感，它的并行共振頻率大約在7mhz左右， 對于10mhz以下的噪聲有較好的去耦作用，對40mhz以上的噪聲幾乎不起作用。lmf、10mf 電容，并行共振頻率在20mhz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷 板的地方并一個(gè)1肺或10汕的

42、去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需 要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放屯容，電容人 小可選lomeo最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu) 在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸酯電容。去耦電容值的選取并不嚴(yán)格, 可按c二1/f計(jì)算,即10mhz取0. lmfo對微控制器構(gòu)成的系統(tǒng),取0. 10. olmf之間都可 以。退耦電容的一般配置原則是：(1) 電源輸入端跨接10loonif的電解電容器。如有可能，接100mf以上的更好。(2) 原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0. olmf的瓷片電容，如遇印制板空隙不 夠，可

43、每48個(gè)芯片都應(yīng)布置一個(gè)1lomf的膽電容。(3) 對于抗噪聲能力弱、關(guān)斷吋電源變化大的器件，如ram、rom存儲器件，應(yīng)在芯 片的電源線和地線之間直接接入退耦電容。(4) 電容引線不能a長，尤其是高頻旁路電容不能有引線。4、特殊器件的處理(1) 在印刷板屮有接觸器、繼電器、按鈕等元件時(shí)，操作它們時(shí)均會產(chǎn)生較大火花 放電，必須采用rc電路來吸收放電電流。一般只取121(劍于每取2.247mfo(2) cmos的輸入阻抗很高，易受感應(yīng)，因此在使用時(shí)對不用端要接地或接正電源。(3) 選用外時(shí)鐘頻率低的微控制器可以冇效降低噪聲和提高系統(tǒng)的抗干擾能力。為 減小信號傳輸中的畸變，信號在印刷板上傳輸，其延

44、遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱 延遲時(shí)間。(4) 注意印刷線板與元器件的高頻特性。在高頻情況下，印刷線路板上的引線、過 孔、電阻、電容、接插件的分布電感與電容等不可忽略。電阻對高頻信號產(chǎn)生的反射, 會對引線的分布電容起作用，當(dāng)引線長度大于噪聲頻率相應(yīng)波長的1/20時(shí)，就產(chǎn)生天 線效應(yīng)，噪聲通過引線向外發(fā)射。§5.3.3電磁兼容性設(shè)計(jì)對于微控制器時(shí)鐘頻率與總線周期特別快、含有大功率與大電流驅(qū)動電路以及含 有微弱模擬信號電路與高精度a/d變換電路的系統(tǒng)，應(yīng)特別注意抗電磁干擾。1、印刷電路板設(shè)計(jì)中的電磁兼容性措施 數(shù)字地與模擬地分開，地線加寬，以解決公共阻抗耦合問題。在布局時(shí)若高速、 中速和

45、低速混用時(shí)，注意不同的布局區(qū)域，b模擬電路和數(shù)字邏輯要分離。布線時(shí) 專用零伏線、電源線的走線寬度lmm,電源線和地線盡可能靠近，整塊印刷板上的電 源與地要呈“井”字形分布，以便使分布線電流達(dá)到均衡。耍為模擬電路專門提供 一根零伏線。為減少線間串?dāng)_，必要時(shí)町增加印刷線條間距，有意安插一些零伏線 作為線間隔離。卬刷電路的插頭也要多安排一些零伏線作為線間隔離。特別注意 電流流通屮的導(dǎo)線環(huán)路尺寸。如有可能在控制線的入口處加接rc去耦，以便消除傳 輸中可能出現(xiàn)的十?dāng)_因素。線寬不要突變，導(dǎo)線不要突然拐角（$90度）。在印刷 線路板上使用邏輯電路時(shí)，凡能不用高速邏輯電路的就不用，并在電源與地z間加去 耦電容

46、。可用串電阻的辦法，降低控制電路上沿跳變速率；盡量為繼電器等提供某種形式 的阻尼；使用滿足系統(tǒng)要求的最低頻率時(shí)鐘且時(shí)鐘產(chǎn)牛器盡量靠近到用該時(shí)鐘的器件; 石英晶體振蕩器外殼要接地；用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短；i/o驅(qū)動電路 盡量靠近印刷板邊，讓其盡快離開印刷板；對進(jìn)入印刷板的信號要加濾波，從高噪聲 區(qū)來的信號也耍加濾波，同時(shí)用串終端電阻的辦法，減小信號反射；集成電路上該接 電源的端不耍懸空，閑置不用的運(yùn)放止輸入端接地，負(fù)輸入端接輸出端；印制板盡量 使用45折線而不用90折線布線以減小高頻信號對外的發(fā)射與耦合；印制板按頻率和電 流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離遠(yuǎn)一些；單面板和雙面

47、板用單點(diǎn)接電 源和單點(diǎn)接地；時(shí)鐘、總線、片選信號要遠(yuǎn)離i/o線和接插件；模擬電壓輸入線、參考 電壓端耍盡量遠(yuǎn)離數(shù)字電路信號線，特別是時(shí)鐘；對a/d類器件，數(shù)字部分與模擬部分 不要交叉；時(shí)鐘線垂直于i/o線比平行i/o線干擾小，時(shí)鐘元件引腳遠(yuǎn)離i/o電纜；元件 引腳盡量短，去耦電容引腳盡量短；關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地；高速 信號線要短要巴；對噪聲敏感的線不要與大電流、高速開關(guān)線平行；石英晶體下面以 及對噪聲敏感的器件下面不要走線；弱信號電路、低頻屯路周圍不要形成電流環(huán)路； 任何信號都不要形成壞路，如不可避免，讓壞路區(qū)盡量?。幻總€(gè)電解電容邊上都要加 一個(gè)小的高頻旁路電容；用大容量的袒電

48、容或聚酯電容而不用電解電容作電路充放電 儲能電容，使用管狀電容時(shí)，外殼要接地。2、配套于印刷電路板的開關(guān)電源的電磁兼容性電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線、屮斷線以及其它，一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干 擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路屮的 模擬信號更經(jīng)受不住來自源的干擾。開關(guān)電源對電網(wǎng)傳導(dǎo)的騷攏及開關(guān)電源的輻射騷擾的主要因素是：非線性流和初 級電路中功率晶體管外殼與散熱器z間的耦合在電源輸入端產(chǎn)生的傳導(dǎo)共模噪聲。抑 制方法為：對開關(guān)電壓波形迓行“修整”；在品體管與散熱器z間加裝屏蔽層的絕緣 墊

49、片；在市電輸入電路中加接電源濾波器；盡可能地減小環(huán)路面積；在次線整流冋路 小使用軟恢復(fù)二極管或在二極管上并聯(lián)聚酯薄膜電容器；對晶體管開關(guān)波形進(jìn)行“修 整” o另外，由于二極管反向電流陡變及回路分布電感與二極管結(jié)電容等形成高頻衰 減振蕩，而濾波電容的等效吊聯(lián)電感乂削弱了濾波的作用，因此在輸出改波中出現(xiàn)尖 峰干擾，為此應(yīng)加小電感和高頻電容以減速小輸出噪聲。3、傳輸線的電磁兼容性傳輸電纜的形式較多，雙絞絲在低于100khz下使用非常有效，高頻下因特性阻抗 不均勻及由此造成的波形反射而受到限制；帶屏蔽的雙絞線，信號電流在兩根內(nèi)導(dǎo)線 上流動，噪聲電流在屏蔽層里流動，因此消除了公共阻抗的耦合，而任何干擾將

50、同時(shí) 感應(yīng)到兩根導(dǎo)線上，使噪聲相消；非屏蔽雙絞線抵御靜電耦合的能力差些，但對防止 磁場感應(yīng)仍有很好作用，其屏蔽效果與單位長度的導(dǎo)線扭絞次數(shù)成正比；同軸電纜冇 較均勻的特性阻抗和較低的損耗，從直流到英高頻都冇較好特性。傳輸線最好的接線 方式是信號與地線相間，稍次的方法是一根地、対根信號再一根地依次類推，或?qū)Ｓ?一塊接地平板，將負(fù)載直接接地的方式是不合適的，這是因?yàn)閮啥私拥氐钠帘螌訛榇?感應(yīng)的地環(huán)路電流提供了分流，使得磁場屏蔽性能下降。至于電纜線的端接，在要求 高的場合要為內(nèi)導(dǎo)體提供360。的完整包裹，并用同軸接頭來保證電場屏蔽的完整性。4、靜電的防護(hù)靜電放電可通過直接傳導(dǎo)、電容耦合和電感耦合三種

51、方式進(jìn)入電子線路。直接對 電路的靜電放電經(jīng)常會引起電路的損壞，對鄰近物體的放電通過電容或電感耦合，會 影響到電路工作的穩(wěn)定性。防護(hù)方法：建立完善的屏蔽結(jié)構(gòu)，帶冇接地的金屬屏蔽売 體可將放電電流釋放到地；金屬外殼接地可限制外殼電位的升高，造成內(nèi)部電路與外 殼z間的放屯；內(nèi)部電路如果要與金屬外殼相連時(shí)，要用單點(diǎn)接地，防止放電電流流 過內(nèi)部電路；在電纜入口處增加保護(hù)器件；在印刷板入口處增加保護(hù)壞（環(huán)與接地端相 連）。§5 .4模擬電路的電磁兼容處理問題在數(shù)字信號處理系統(tǒng)中模擬部分基本上包括:放大器（包括采樣保持器）、模數(shù)轉(zhuǎn)換 器（adc ）、基準(zhǔn)電源三大部分。對于模擬部分應(yīng)主要從噪聲、干擾

52、及漂移三個(gè)方血分別考慮電磁兼容問題。輸入通道小噪聲的減小、干擾的消除及基準(zhǔn)漂移的降低有助于 改善和提高系統(tǒng)的性能。§541噪聲噪聲是存在于電路內(nèi)部固有的一種擾動信號，它是由組成電路器件材料的物理性質(zhì)和 溫度等引起的電荷載流子運(yùn)動發(fā)生不規(guī)則變化產(chǎn)生的。噪聲是一種隨機(jī)信號，在實(shí)際 電路中是極其有害的。由于噪聲是電路內(nèi)部所i古i有的，不能采用屏蔽的方法加以消除。 可從以下幾點(diǎn)考慮：a、電路設(shè)計(jì)合理，做到各級的正確匹配；b、合理地選擇器件，器件的選擇并不是越高級越貴越好，如電源的濾波電容可用電解 電容，而adc的小容量濾波電容最好采用膽電容，并且其耐壓值應(yīng)有一定的容限；“對 元器件要進(jìn)行篩選

53、，老化處理，特別是關(guān)鍵器件要做長時(shí)間的特性分析，最后選出最 住器件；'合理分配誤差。§5.4.2干擾所謂干擾就是疊加在有用信號上的不需要的信號，是影響電路正常工作的另一種 噪聲，在各種實(shí)際環(huán)境中，干擾總是存在的。干擾有多種來源，如環(huán)境干擾、人為干 擾、電源儀器內(nèi)部各電磁器件之間的相互干擾等等，而干擾的耦合方式也多種多樣， 如傳導(dǎo)耦合、感應(yīng)耦合、公共阻抗耦合等。這些干擾能降低電了系統(tǒng)的準(zhǔn)確性英至破 壞其可靠性。雖然完全消除電磁干擾是不可能的，但將干擾抑制到不影響系統(tǒng)正常工 作的范圍還是可能的。為了抑制干擾，一般從防和抗兩方面入手，而且能將防和抗相 結(jié)合則效果更佳。其方法有：&a

54、mp;抑制或消弱干擾源； b切斷干擾源對系統(tǒng)的耦合通道;c提高電路木身的抗干擾能力。具體措施有接地、屏蔽、 濾波、鑒幅、提高信噪比、消散形成干擾的電磁能等。長線傳輸時(shí)實(shí)現(xiàn)阻抗匹配，采 用長線驅(qū)動器或接收養(yǎng)等。在一般情況下，只耍把接地和屏蔽正確結(jié)合，就能解決大 部分干擾問題。§5.4.3漂移漂移是指輸出電流或電壓的緩慢變化。它產(chǎn)生的原因較復(fù)雜，有時(shí)影響較嚴(yán)重，漂移 主要由溫度變化造成稱z為溫度漂移，簡稱溫漂。不同材料的元器件，其溫度系數(shù)不 同就是同種材料因工藝不同，其溫度系數(shù)也不同。元器件處于電路中都可因溫度的變 化而造成電路的漂移，這種緩慢的變化對于一般數(shù)字電路影響可能不大，對于微弱

55、信 號的測量，有時(shí)可造成嚴(yán)重的后果，所以降低或消除漂移是必要的。對于漂移的處理 可從以下兩點(diǎn)考慮：a.盡量減小熱電勢，如盡可能采用同種材料，接點(diǎn)不用焊錫或采低溫焊錫等；b、溫場凈化可采用緩沖隔離和恒溫技術(shù)。§5 .5數(shù)字電路的電磁兼容處理問題由于數(shù)字電路具有動作能量小、翻轉(zhuǎn)速度快和信號低等特點(diǎn)，所以外部各種電磁干擾 都會影響數(shù)字電路的止常工作，有時(shí)影響甚為嚴(yán)重。在實(shí)驗(yàn)室里，用高頻示波器可觀 察到任何一個(gè)數(shù)字板的地線上任意兩點(diǎn)間或某個(gè)集成電路的電源和地z間的噪聲波 形，尖峰達(dá)數(shù)毫伏，有的甚至達(dá)到伏級以上。這些噪聲引起電平的變化可能導(dǎo)致電路 邏輯的混亂。下面從幾個(gè)方面討論有關(guān)數(shù)字部分的電

56、磁兼容問題及實(shí)用處理方法。§5 .5 . 1電源線、地線a板面處理。地線是數(shù)字信號的參考基準(zhǔn)，因此減小阻抗可以減小噪聲，作法為 盡可能地減小地線長度和增大走線寬度。對于普通的雙面板來說，可采用網(wǎng)格狀地線 系統(tǒng)。如圖2所示，即在印刷電路板的兩面，分別沿水平方向和垂直方向?qū)R集成電路 的地線接起來，在交點(diǎn)上用金屬化孔方式聯(lián)接，從而構(gòu)成一個(gè)接地網(wǎng)。另外，盡量使 電源線和地線所包圍的面積最小，還有可采用中小型母線方式，對于多層電路板，最 好采用接地面和電源面。此外應(yīng)注意地線不可成閉合冋路，而口模擬地和數(shù)字地應(yīng)先 分開走線，最后才可合在一處。對于高頻及高速電路，接地而技術(shù)十分重要.圖2電路中地

57、線的處理b如何減小地線毛刺。在高速邏輯電路系統(tǒng)的設(shè)計(jì)過程中，為保證邏輯電路的完 備性和可靠性，必須對地線毛刺和英它變化引起的干擾加以注意，具體措施如下:盡可 能地采用plcc封裝。plcc封裝可比dip封裝減小30%的地線毛刺;慎用陶瓷封裝；限制器 件所驅(qū)動的容性負(fù)載;采用多個(gè)器件來驅(qū)動較大負(fù)載。如果上述方法不可行，可在輸岀 端串入一個(gè)22-40歐的電阻，并采用具有增強(qiáng)型輸出驅(qū)動器的器件。如冇可能，應(yīng)限制 朝同一個(gè)方向同時(shí)跳變的器件輸出端數(shù)冃。§5 .5 .2數(shù)字信號的聯(lián)接若使用接地面，可把信號的連接看成微帶傳輸線。所謂微帶傳輸線即是指與接地 面間用電介質(zhì)隔離的信號線跡，微帶傳輸線的

58、傳播延遲lpd公式如下所示tpd=l 017 ( 0. 475+0. 67 ) (ns/fr )其中乞是電路板的相對介電常數(shù)。由上式可以看出傳播延遲僅與介電常有關(guān)，而與線 的形狀布置無關(guān)。當(dāng)傳輸線的總阻抗與連接在傳輸線的源(驅(qū)動器的輸出)或負(fù)載(接收 器的輸入)的總阻抗不匹配時(shí)，則信號會在傳輸線上前后反射，信號反射會造成超越電 壓、em1輻射和交叉干擾等。使用與傳輸線相匹配的源或負(fù)載阻抗端接傳輸線，可消除或大大降低信號反射。通常在互連長度上單向傳播延遲的吋間大于信號上升吋間tr的 1/8時(shí)，互連傳輸線要端接。§5 .53去耦電容數(shù)字電路除了地線阻抗問題外，還存在電源線的阻抗問題。當(dāng)數(shù)字電路為高速跳 變的電流作用時(shí)，也將產(chǎn)生阻抗噪聲。對此問題的有效措施是設(shè)置去耦電容。去耦電 容的使用耍注意電容容量、類型及位置的布置等問題。設(shè)某集成電路狀態(tài)變換時(shí)，在 tr的吋間內(nèi)有的電流跳變，則去耦電容應(yīng)提供的電荷量為 q=ai - tr,由于此電 荷的泄放，電容器的端電壓下降量為av,則電容c應(yīng)大于或等于c>=aq/av=ai tr/av以典型值為例：設(shè)噪聲電壓為loomv,電平上升時(shí)間為