數(shù)字電路基礎(chǔ)--ch06-5若干典型的時序邏輯集成電路

1、6.5 若干典型的時序邏輯集成電路若干典型的時序邏輯集成電路6.5.1 寄存器和移位寄存器寄存器和移位寄存器6.5.2 計數(shù)器計數(shù)器6.5 若干典型的時序邏輯集成電路若干典型的時序邏輯集成電路1 1、 寄存器寄存器6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部 件。它的主要組成部分是觸發(fā)器。件。它的主要組成部分是觸發(fā)器。 一個觸發(fā)器能存儲一個觸發(fā)器能存儲1位二進(jìn)制代碼，存儲位二進(jìn)制代碼，存儲 n 位二進(jìn)位二進(jìn)制代碼的寄存器需要用制代碼的寄存器需要用 n 個觸發(fā)器組成。寄存器實際個觸發(fā)器組成。寄存器實際上

2、是若干觸發(fā)器的集合。上是若干觸發(fā)器的集合。 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位位CMOS寄存器寄存器74HC374脈沖邊沿敏感的寄存器脈沖邊沿敏感的寄存器 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位位CMOS寄存器寄存器74HC/HCT37411111101118位位CMOS寄存器寄存器74HC/HCT374高阻高阻高阻高阻存入數(shù)據(jù)，禁止輸出存入數(shù)據(jù)，禁止輸出對應(yīng)內(nèi)部觸對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)發(fā)器的狀態(tài)存入和讀出數(shù)據(jù)

3、存入和讀出數(shù)據(jù)Q0Q7DNCP輸出輸出內(nèi)部觸發(fā)器內(nèi)部觸發(fā)器輸輸 入入工作模式工作模式OE1nNQ*代表代表CP脈沖上升沿之前瞬間的脈沖上升沿之前瞬間的DN的電平的電平 8D 鎖存器鎖存器74HC/HCT373與與8D寄存器寄存器74HC/HCT374具有類似的邏輯功能具有類似的邏輯功能, 但有不同的但有不同的應(yīng)用場合。應(yīng)用場合。 這主要取決于控制信號與輸入信號之間的時這主要取決于控制信號與輸入信號之間的時序關(guān)系序關(guān)系,以及控制存儲數(shù)據(jù)的方式以及控制存儲數(shù)據(jù)的方式.2、 移位寄存器移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼

4、向高位或向低位移動的邏輯功能部件。碼向高位或向低位移動的邏輯功能部件。按移動方式分按移動方式分單向移位寄存器單向移位寄存器雙向移位寄存器雙向移位寄存器左移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能分類移位寄存器的邏輯功能移位寄存器的邏輯功能右移位寄存器右移位寄存器 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2 (1) (1) 基本移位寄存器基本移位寄存器（a a）電路）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端D3=Qn2D1=Q0nD0=DSIQ

5、0n+1=DSIQ1n+1 =D1 = Q0nQ3n+1 =D3 = Qn22 2、寫出激勵方程：、寫出激勵方程：3 3、寫出狀態(tài)方程、寫出狀態(tài)方程(b). (b). 工作原理工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 D2=Qn1D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后后2CP 后后3CP 后后4CP 后后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Q1nQ3n+1 =Q2n 1D

6、Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q2 Q1 Q0 DSO FF0 FF1 FF2 FF3 1011DSI =11010000,從高位開始輸入從高位開始輸入 經(jīng)過經(jīng)過4個個CP脈沖作用后，從脈沖作用后，從DS 端串行輸入的數(shù)碼就可以端串行輸入的數(shù)碼就可以從從Q0 Q1 Q2 Q3并行并行輸出。輸出。 串入串入并出并出 經(jīng)過經(jīng)過7個個CP脈沖作用后，從脈沖作用后，從DSI 端串行輸入的數(shù)碼就可以端串行輸入的數(shù)碼就可以從從DSO 端串行輸出。端串行輸出。 串入串入串出串出 DSI CP 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 串串行行輸輸出出

7、 并并行行輸輸出出DPO Q0 Q1 Q2 Q3(DSO) （2 2）典型集成電路）典型集成電路 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB & 內(nèi)部邏輯圖內(nèi)部邏輯圖8 8位移位寄存器位移位寄存器74HC/HCT164 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB & 2. 多功能雙向移位寄存器多功能雙向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并并行行輸輸入入 并并行行輸輸出出 右右移移串串行行輸輸入入

8、（DIR） 左左移移串串行行輸輸出出（DOL） 右右移移串串行行輸輸出出（DOR） 左左移移串串行行輸輸入入（DIL） Q0 Q1 Q2 Q3 多功能移位寄存器工作模式簡圖多功能移位寄存器工作模式簡圖（1）工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移 1D C1 1D C1 FFm 0 1 3 2 1 0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0 Qm1 Qm Qm+1 實現(xiàn)多種功能雙向移位寄存器的一種方案實現(xiàn)多種功能雙向移位寄存器的一種方案( (僅以僅以FFm為例為例) )nmnmQQ11 n

9、mnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11nmnmQQ 1并入并入不變不變低位移低位移向高位向高位（2）典型集成電路）典型集成電路CMOS 4位雙向移位寄存器位雙向移位寄存器74HC/HCT194 1S C1 FF0 S1 1 & 1R R 1 DSR 1 S0 1 1 1 & & & 1 DI0 & & & & 1 DI1 & & & & 1 DI2 & & & & 1 DI3 1 DSL 1 D0

10、 D0 CP 1 1S C1 FF1 1R R 1 1 D1 D1 1S C1 FF2 1R R 1 1 D2 D2 1S C1 FF3 1R R 1 1 D3 D3 CR 1 1 Q0 1 Q1 1 Q2 1 Q3 Q0 Q1 Q2 Q3 nQ210 nQ11 nQ12 nQ13 nQCRnQ0nQ1nQ2nQ3nQ1nQ2nQ0nQ1nQ2nQ3nQ1nQ2nQ37DI3DI2DI1DI0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左左移移DSL右右移移DSRS0S1行行并行輸入并行輸入時時鐘鐘CP串行

11、輸串行輸入入控制信控制信號號清清零零輸輸 出出輸輸 入入nQ0nQ174HCT194 74HCT194 的功能表的功能表2、計數(shù)器的分類計數(shù)器的分類按脈沖輸入方式，分為同步和異步計數(shù)器按脈沖輸入方式，分為同步和異步計數(shù)器按進(jìn)位體制，分為二進(jìn)制、十進(jìn)制和任意進(jìn)制計數(shù)器按進(jìn)位體制，分為二進(jìn)制、十進(jìn)制和任意進(jìn)制計數(shù)器按邏輯功能，分為加、減和可逆計數(shù)器按邏輯功能，分為加、減和可逆計數(shù)器概 述1、計數(shù)器的邏輯功能計數(shù)器的邏輯功能 計數(shù)器的基本功能是對輸入時鐘脈沖進(jìn)行計數(shù)。它也可計數(shù)器的基本功能是對輸入時鐘脈沖進(jìn)行計數(shù)。它也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)字用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈

12、沖序列及進(jìn)行數(shù)字運算等等。運算等等。6.5.2 計計 數(shù)數(shù) 器器同步計數(shù)器同步計數(shù)器異步計數(shù)器異步計數(shù)器加計數(shù)器加計數(shù)器減計數(shù)器減計數(shù)器可逆計數(shù)器可逆計數(shù)器二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器非二進(jìn)制計數(shù)器非二進(jìn)制計數(shù)器 十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器 任意進(jìn)制計數(shù)器任意進(jìn)制計數(shù)器加計數(shù)器加計數(shù)器減計數(shù)器減計數(shù)器可逆計數(shù)器可逆計數(shù)器二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器非二進(jìn)制計數(shù)器非二進(jìn)制計數(shù)器 十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器 任意進(jìn)制計數(shù)器任意進(jìn)制計數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。(1) 異步二進(jìn)制計數(shù)器異步二進(jìn)制計數(shù)器-4位異步二進(jìn)制加計數(shù)器位異步二進(jìn)制加計數(shù)器 工作原理工作原理 FF0 R CR Q

13、0 1 FF1 R FF2 R FF3 R 1 CP Q1 Q2 Q3 1 1 1 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 C C C C 1、 二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Q1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 Q3 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 結(jié)論結(jié)論:CPQff210 CPQf

14、f411 CPQff812 計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。CPQff1613 Q0 CP Q1 Q2 Q3 1 2 3 4 5 6 7 8 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1tpd 2tpd 3tpd 4tpd 4tpd 如考慮每個觸發(fā)器都有如考慮每個觸發(fā)器都有

15、1tpd的延時，電路會出現(xiàn)什么問題？的延時，電路會出現(xiàn)什么問題？異步計數(shù)脈沖的最小周期異步計數(shù)脈沖的最小周期 Tmin=n tpd。（。（n為位數(shù)）為位數(shù)） 典型集成電路典型集成電路中規(guī)模集成電路中規(guī)模集成電路74HC/HCT393中集成了兩個中集成了兩個4位異步二位異步二進(jìn)制計數(shù)器。在進(jìn)制計數(shù)器。在 5V、25工作條件下，工作條件下，74HC/HCT393中中每級觸發(fā)器的傳輸延遲時間典型值為每級觸發(fā)器的傳輸延遲時間典型值為6ns。 1CP 1 2 1 1M1Q0 1Q1 1Q2 1Q3 3 4 5 6 2CP 112 2M2Q0 2Q1 2Q2 2Q3 119 8 74HC/HCT393的邏

16、輯符號的邏輯符號3位二進(jìn)制異步加計數(shù)器設(shè)計位二進(jìn)制異步加計數(shù)器設(shè)計 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /C nnnQQQ012狀態(tài)圖選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：nnnQQQC012時鐘方程：CPQ0Q1Q2C時序圖FF0每輸入一個時鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由1變0時翻轉(zhuǎn)，F(xiàn)F2在Q1由1變0時翻轉(zhuǎn)。CPCP 001QCP 12QCP 3個個JK觸發(fā)器都是在需要翻轉(zhuǎn)時就有下降沿，不需要觸發(fā)器都是在需要翻轉(zhuǎn)時就有下降沿，不需要翻轉(zhuǎn)時沒有下降沿，所以翻轉(zhuǎn)時沒有下降沿，所

17、以3個觸發(fā)器都應(yīng)接成個觸發(fā)器都應(yīng)接成T型。型。111221100KJKJKJ CQ0 Q1 Q2Q0 Q1 Q21FF0 FF1 FF2CP1J C11K1J C11K1J C11K&驅(qū)動方程：電路圖3位二進(jìn)制異步減計數(shù)器位二進(jìn)制異步減計數(shù)器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /B nnnQQQ012狀態(tài)圖選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：nnnQQQB012CPQ0Q1Q2時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由0變1時翻轉(zhuǎn)，F(xiàn)F2在Q1由

18、0變1時翻轉(zhuǎn)。CPCP 001QCP 12QCP 3個JK觸發(fā)器都是在需要翻轉(zhuǎn)時就有下降沿，不需要翻轉(zhuǎn)時沒有下降沿，所以3個觸發(fā)器都應(yīng)接成T型。111221100KJKJKJ驅(qū)動方程：電路圖CPQ0 Q1 Q2Q0 Q1 Q2 BFF0 FF1 FF2 C1 C1 C1&T觸發(fā)器的觸發(fā)沿連 接 規(guī) 律上 升 沿下 降 沿加 法 計 數(shù)1iiQCP1iiQCP減 法 計 數(shù)1iiQCP1iiQCP二進(jìn)制異步計數(shù)器二進(jìn)制異步計數(shù)器級間連接規(guī)律級間連接規(guī)律(2)(2)二進(jìn)制同步加計數(shù)器設(shè)計二進(jìn)制同步加計數(shù)器設(shè)計 0100010101100111 1011101010011000 000000

19、0100100011 1111111011011100 排列順序： nnnnQQQQ0123 /0/0/0/0/0/0/0/0/0/0/0/0/0/1/0/04位二進(jìn)制計數(shù)器狀態(tài)表Q0在每個在每個CP都翻轉(zhuǎn)一次都翻轉(zhuǎn)一次Q1僅在僅在Q0=1后的下一個后的下一個CP到來時翻轉(zhuǎn)到來時翻轉(zhuǎn)FF0可采用可采用T=1的的T觸發(fā)器觸發(fā)器FF1可采用可采用T= Q0的的T觸發(fā)器觸發(fā)器Q3僅在僅在Q0=Q1=Q2=1后的下后的下一個一個CP到來時翻轉(zhuǎn)到來時翻轉(zhuǎn)FF2可采用可采用T= Q0Q1的的T觸觸發(fā)器發(fā)器Q2僅在僅在Q0=Q1=1后的下一個后的下一個CP到來時翻轉(zhuǎn)到來時翻轉(zhuǎn)FF3可采用可采用T= Q0Q1

20、Q2的的T觸發(fā)器觸發(fā)器(2)二進(jìn)制同步加計數(shù)器二進(jìn)制同步加計數(shù)器 FF0 1D C1 T0=CE CE Q0 CP = FF1 1D C1 T1=Q0CE Q1 = FF2 1D C1 T2=Q1Q0CE Q2 = FF3 1D C1 T3=Q2Q1Q0CE Q3 = & & & Q0 Q1 Q2 Q3 1 1 4位二進(jìn)制同步加計數(shù)器邏輯圖位二進(jìn)制同步加計數(shù)器邏輯圖CE=0保持不變保持不變CE=1計數(shù)計數(shù) CEQQQQQQTCEQQQQTCEQQTCET0120123010120010 Q0 CP Q1 Q2 Q3 1tpd 4位二進(jìn)制同步加計數(shù)器時序圖位二進(jìn)制同步加計

21、數(shù)器時序圖推廣到推廣到n n位二進(jìn)制同步加法計數(shù)器位二進(jìn)制同步加法計數(shù)器nnnnnnnnnnQQQQTQQTQTT013210120101驅(qū)動方程輸出方程nnnnnnQQQQC0121推廣到推廣到n n位二進(jìn)制同步減法計數(shù)器位二進(jìn)制同步減法計數(shù)器nnnnnnnnnnQQQQTQQTQTT013210120101驅(qū)動方程輸出方程nnnnnnQQQQB0121選用4個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列順序： /C

22、nnnnQQQQ0123（3 3）十進(jìn)制同步計數(shù)器）十進(jìn)制同步計數(shù)器狀態(tài)圖輸出方程：時鐘方程：nnQQC03CPCPCPCPCP3210C 的卡諾圖00011110000000100111001000nnQQ23nnQQ01十進(jìn)制同步加十進(jìn)制同步加計數(shù)器計數(shù)器(a) 10nQ的卡諾圖00011110001110100011001011nnQQ23nnQQ01nnQQ0100011110000001010110010100100110000011010010001000110111nnQQ23次態(tài)卡諾圖nnnnQQQQ0001011(b) 11nQ的卡諾圖00011110000000111011

23、001011nnQQ23nnQQ01nnnnnnQQQQQQ101031100011110000100101011101001nnQQ23nnQQ01(c) 12nQ的卡諾圖nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110000010100011011000nnQQ23nnQQ01(d) 13nQ的卡諾圖nnnnnnnQQQQQQQ30301213狀態(tài)方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K

24、1J C11K&Q3Q3 1J C11K&電路圖比較，得驅(qū)動方程：將無效狀態(tài)10101111分別代入狀態(tài)方程進(jìn)行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011nnnQKQJQ1十進(jìn)制同步減計數(shù)器十進(jìn)制同步減計數(shù)器選用4個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /

25、0 /0 /0 /0排列順序： /B nnnnQQQQ0123狀態(tài)圖輸出方程：時鐘方程：nnnnQQQQB0123CPCPCPCPCP3210B 的卡諾圖00011110001000100011001000nnQQ23nnQQ01(a) 10nQ的卡諾圖00011110001110100011001011nnQQ23nnQQ01nnQQ0100011110001001001101110100000100100011001001101000010101nnQQ23nnnnQQQQ0001011(b) 11nQ的卡諾圖00011110000110100011111000nnQQ23nnQQ01nn

26、nnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213狀態(tài)方程00011110000010101011011001nnQQ23nnQQ01(c) 12nQ的卡諾圖00011110001000100111001000nnQQ23nnQQ01(d) 13nQ的卡諾圖次態(tài)卡諾圖Q0Q0FF0 FF1 FF2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&比較，得

27、驅(qū)動方程：將無效狀態(tài)10101111分別代入狀態(tài)方程進(jìn)行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100,1電路圖nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ303012132012031210102311001011nnnQKQJQ1選用4個CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0

28、 /0 /0 /0 /0 /0排列順序： /C nnnnQQQQ0123（4 4）十進(jìn)制異步計數(shù)器）十進(jìn)制異步計數(shù)器狀態(tài)圖輸出方程：nnQQC03C 的卡諾圖00011110000000100111001000nnQQ23nnQQ01十進(jìn)制異步加計數(shù)器十進(jìn)制異步加計數(shù)器CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10時序圖時鐘方程CPCP 001QCP 12QCP FF0每輸入一個CP翻轉(zhuǎn)一次，只能選CP。FF1在t2、t4、t6、t8時刻翻轉(zhuǎn)，可選Q0。FF2在t4、t8時刻翻轉(zhuǎn)，可選Q1。FF3在t8、t10時刻翻轉(zhuǎn)，可選Q0。03QCP (a) 10nQ

29、的卡諾圖00011110001110100011001011nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10狀態(tài)方程nnQQ010(b) 11nQ的卡諾圖000111100001110110010nnQQ23nnQQ01nnnQQQ1311000111100001111010nnQQ23nnQQ01(c) 12nQ的卡諾圖nnQQ212000111100001000110110nnQQ23nnQQ01(d) 13nQ的卡諾圖nnnQQQ1213nnnnnnQQDQDQQDQD1232213100nnnnnnnnnnQQQQQQQQQQ1

30、2132121311010DQn1比較，得驅(qū)動方程：Q0Q0 YFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1D C11D C1&CP& 1D C1&1D C1電路圖將無效狀態(tài)10101111分別代入狀態(tài)方程進(jìn)行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。十進(jìn)制異步減計數(shù)器十進(jìn)制異步減計數(shù)器選用4個CP上升沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列順序： /B nnnnQ

31、QQQ0123狀態(tài)圖輸出方程：nnnnQQQQB0123B 的卡諾圖00011110001000100011001000nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10時序圖時鐘方程CPCP 001QCP 12QCP FF0每輸入一個CP翻轉(zhuǎn)一次，只能選CP。FF1在t1、t3、t5、t7時刻翻轉(zhuǎn)，可選Q0。FF2在t3、t7時刻翻轉(zhuǎn)，可選Q1。FF3在t1、t3時刻翻轉(zhuǎn)，可選Q0。03QCP CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10(a) 10nQ的卡諾圖0001111000111010001

32、1001011nnQQ23nnQQ01狀態(tài)方程nnQQ010(b) 11nQ的卡諾圖000111100001101111000nnQQ23nnQQ01nnnnnQQQQQ121311000111100001011110nnQQ23nnQQ01(c) 12nQ的卡諾圖nnQQ212000111100010001111000nnQQ23nnQQ01(d) 13nQ的卡諾圖nnnnQQQQ12313Q0Q0 BFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1J C11K1J C11K&CP&1J C11K1J C11K11比較，得驅(qū)動方程：電路圖將無效狀態(tài)10101111分

33、別代入狀態(tài)方程進(jìn)行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。1111312322123100KQQJKJKQQJKJnnnn，nnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQ331213221211231100101111)(11nnnQKQJQ1 D0 & 1 & 1 & 1 FF0 1D C1 R Q Q = & & & 1 FF1 1D C1 R Q Q = & & & 1 FF2 1D C1 R Q Q = & & & 1 FF3 1D C1 R Q Q

34、 = = 1 1 Q0 1 Q1 1 Q2 1 Q3 1 TC D1 1 D2 1 D3 1 & 1 1 1 1 1 CET CEP PE CP CR 2選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器c CR PE CP CEP CET Q0 Q1 Q2 Q3 TC 計計數(shù)數(shù) 保保持持 異異步步清清零零 同同步步預(yù)預(yù)置置 D3 D0 D1 D2 TC=CETQ3Q2Q1Q074LVC161邏輯功能表邏輯功能表CR的作用？的作用？PECRPE的作用？的作用？例例6.5.1 試用試用74LVC161構(gòu)成模構(gòu)成模216的同步二進(jìn)制計數(shù)器。的同步二進(jìn)制計數(shù)器。 LD PE D0 D1 D2 D3 CEP CET

35、CP TC IC0 CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 Q0 Q1 Q2 Q3 CE CLK RESET PE D0 D1 D2 D3 CEP CET CP TC IC1 CR Q0 Q1 Q2 Q3 D4 D5 D6 D7 Q4 Q5 Q6 Q7 PE D0 D1 D2 D3 CEP CET CP TC IC2 CR Q0 Q1 Q2 Q3 D8 D9 D10 D11 Q11 Q8 Q9 Q10 PE D0 D1 D2 D3 CEP CET CP TC IC3 CR Q0 Q1 Q2 Q3 D12 D13 D14 D15 Q15 Q12 Q13 Q14 級聯(lián)計數(shù)器的模的問題

36、?(4). 異步二異步二-十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器 CP1 CP0 CR 1 1 FF0 C R 1 Q0 Q1 Q2 Q3 1 1 1 1 C R C R & FF1 FF2 FF3 C R 1 1 1 1 1 1 1 1 1 將圖中電路按以下兩種方式連接：將圖中電路按以下兩種方式連接：試分析它們的邏輯輸出狀態(tài)。試分析它們的邏輯輸出狀態(tài)。0CP1CP 接計數(shù)脈沖信號，將接計數(shù)脈沖信號，將Q0與與相連；相連；（1）1CP0CP 接計數(shù)脈沖信號，將接計數(shù)脈沖信號，將Q3與與相連相連（2）74HCT390兩種連接方式的狀態(tài)表兩種連接方式的狀態(tài)表2. 2. 用集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器用集

37、成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器1 1、用同步清零端或置數(shù)、用同步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N N進(jìn)制計數(shù)器進(jìn)制計數(shù)器2 2、用異步清零端或置數(shù)、用異步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N N進(jìn)制計數(shù)器進(jìn)制計數(shù)器（1 1）寫出狀態(tài)）寫出狀態(tài)S SN-1N-1的二進(jìn)的二進(jìn)制代碼。制代碼。（2 2）求歸零邏輯，即求同）求歸零邏輯，即求同步清零端或置數(shù)控制端信步清零端或置數(shù)控制端信號的邏輯表達(dá)式。號的邏輯表達(dá)式。（3 3）畫連線圖。）畫連線圖。（1 1）寫出狀態(tài)）寫出狀態(tài)S SN N的二進(jìn)制的二進(jìn)制代碼。代碼。（2 2）求歸零邏輯，即求異）求歸零邏輯，即求異步清零端或置數(shù)控制端信步清零端或置數(shù)控制端信

38、號的邏輯表達(dá)式。號的邏輯表達(dá)式。（3 3）畫連線圖。）畫連線圖。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計數(shù)的態(tài)序進(jìn)行計數(shù)的N N進(jìn)制計數(shù)器的方法。進(jìn)制計數(shù)器的方法。 例例 用用74LVC161構(gòu)成九進(jìn)制加計數(shù)器。構(gòu)成九進(jìn)制加計數(shù)器。 解：九進(jìn)制計數(shù)器應(yīng)有解：九進(jìn)制計數(shù)器應(yīng)有9個狀態(tài)，而個狀態(tài)，而74 LVC 161在計數(shù)過程中在計數(shù)過程中有有16個狀態(tài)。如果設(shè)法跳過多余的個狀態(tài)。如果設(shè)法跳過多余的7個狀態(tài)，則可實現(xiàn)模個狀態(tài)，則可實現(xiàn)模9計數(shù)器。計數(shù)器。(1) 反饋清零法反饋清零法 CP CET CEP CR PE T

39、C D0 D1 D2 D3 Q0 Q1 Q2 Q3 & CP 74LVC161 1 1 1 0010 0110 0000 0101 0100 0011 0001 1000 0111 1001 Q3Q2Q1Q0 (2) 反饋置數(shù)法反饋置數(shù)法 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 0010 0110 0000 0101 0100 0011 0001 1000 0111 Q3Q2Q1Q0 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161

40、1 1 1 1 1 1 1001 1101 0111 1100 1011 1010 1000 1111 1110 Q3Q2Q1Q0 二、M16的任意進(jìn)制計數(shù)器的設(shè)計（2片74LS161級聯(lián)） M=（147）10=（10010011）2同步級聯(lián)0000000010010010Q3Q2Q0Q1COCTTCTPLDCRD3D2D1D0CP1174LS161 (1)CPQ3Q2Q0Q1COCTTCTPLDCRD3D2D1D0CP74LS161 (2)Q3Q2Q0Q1QQQQ764511&Q3Q2Q0Q1COCTTCTPLDCRD3D2D1D0CP1174LS161 (1)CPQ3Q2Q0Q1C

41、OCTTCTPLDCRD3D2D1D0CP1174LS161 (2)Q3Q2Q0Q1QQQQ7645111&00000000異步級聯(lián)例：用74LS161構(gòu)成一個二十四進(jìn)制計數(shù)器。 要求按8421BCD碼計數(shù)。 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 &1&11CP例：用74LS161構(gòu)成一個二十四進(jìn)制計數(shù)器。 要求按自然二進(jìn)制碼計數(shù)。 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD

42、CR 74LS161 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 &11CP(24) 10 = (11000) 2134QQCR 01234 Q QQQQ CP1 Q0 Q1 Q2 Q3 CP1 CP CP0 1/274HCT390 Q0 Q1 Q2 Q3 CP0 1/274HCT390 C0 CR CR C1 用74HCT390實現(xiàn)的24進(jìn)制計數(shù)器 在一些常用的集成計數(shù)器中，清零、置數(shù)均采用同在一些常用的集成計數(shù)器中，清零、置數(shù)均采用同步方式的步方式的 有有74LS16374LS163；均采用異步方式的有；均采用異步方式的有74

43、LS19374LS193、74LS19774LS197、74LS19274LS192；清零采用異步方式、置數(shù)采用同步方；清零采用異步方式、置數(shù)采用同步方式的有式的有74LS16174LS161、74LS16074LS160；有的只具有異步清零功能，如；有的只具有異步清零功能，如CC4520CC4520、74LS19074LS190、74LS19174LS191；74LS9074LS90則具有異步清零和異則具有異步清零和異步置數(shù)功能。步置數(shù)功能。（1 1）工作原理）工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF

44、3 置初態(tài)置初態(tài)Q3Q2Q1Q0=0001， 基本環(huán)形計數(shù)器基本環(huán)形計數(shù)器 0001 0010 0100 1000 Q3Q2Q1Q0 狀態(tài)圖狀態(tài)圖3. 3. 環(huán)形計數(shù)器環(huán)形計數(shù)器第一個第一個CP:Q3Q2Q1Q0=0010， 第二個第二個CP:Q3Q2Q1Q0=0100， 第三個第三個CP:Q3Q2Q1Q0=1000， 第四個第四個CP:Q3Q2Q1Q0=0001， 第五個第五個CP:Q3Q2Q1Q0=0010， 寄存器的應(yīng)用寄存器的應(yīng)用FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 11

45、11 0000100001001001 1110011100110001001001011011 110001101101排列順序： nnnnQQQQ3210能自啟動的能自啟動的4 4位環(huán)形計數(shù)器位環(huán)形計數(shù)器 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將即將FFn-1的輸出的輸出Qn-1接到接到FF0的輸入端的輸入端D0。0100101011010110 無效循環(huán) 10010010010110110000100011001110 有效循

46、環(huán) 0001001101111111排列順序： nnnnQQQQ3210能自啟動的能自啟動的4 4位扭環(huán)形計數(shù)器位扭環(huán)形計數(shù)器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3000010001100111011011010010010010010 有效循環(huán) 0001001101111111 010110110110(a) 邏輯圖(b) 狀態(tài)圖&排列順序： nnnnQQQQ3210 1D Q0 CP 1D 1D 1D Q1 Q2 Q3 1D Q4 & a a、電路、電路十狀態(tài)的扭環(huán)形計數(shù)

47、器十狀態(tài)的扭環(huán)形計數(shù)器b b、狀態(tài)表、狀態(tài)表狀態(tài)編號Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000c c、狀態(tài)圖、狀態(tài)圖 00000 00001 000111 00111 10000 01111 11111 11000 11110 11100 Q4Q3Q2Q1Q0 置初態(tài)置初態(tài)Q4Q3Q2Q1Q0=00001， 時序電路的分析，首先按照給定電路列出各邏輯方程組、進(jìn)時序電路的分析，首先按照給定電路列出各邏輯方程組、進(jìn)而列出狀態(tài)表、畫出狀態(tài)圖和時序圖，最后分析得到電路的邏輯功而列出狀態(tài)表、畫出狀態(tài)圖和時序

48、圖，最后分析得到電路的邏輯功能。時序電路的設(shè)計，首先根據(jù)邏輯功能的需求，導(dǎo)出原始狀態(tài)圖能。時序電路的設(shè)計，首先根據(jù)邏輯功能的需求，導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表，有必要時需進(jìn)行狀態(tài)化簡，繼而對狀態(tài)進(jìn)行編碼，或原始狀態(tài)表，有必要時需進(jìn)行狀態(tài)化簡，繼而對狀態(tài)進(jìn)行編碼，然后根據(jù)狀態(tài)表導(dǎo)出激勵方程組和輸出方程組，最后畫出邏輯圖完然后根據(jù)狀態(tài)表導(dǎo)出激勵方程組和輸出方程組，最后畫出邏輯圖完成設(shè)計任務(wù)。成設(shè)計任務(wù)。小小 結(jié)結(jié)時序邏輯電路一般由組合電路和存儲電路兩部分構(gòu)成。它們在時序邏輯電路一般由組合電路和存儲電路兩部分構(gòu)成。它們在任一時刻的輸出不僅是當(dāng)前輸入信號的函數(shù)，而且還與電路原來的任一時刻的輸出不僅是當(dāng)前

49、輸入信號的函數(shù)，而且還與電路原來的狀態(tài)有關(guān)。時序電路可分為同步和異步兩大類。狀態(tài)有關(guān)。時序電路可分為同步和異步兩大類。邏輯方程組、狀態(tài)邏輯方程組、狀態(tài)表、狀態(tài)圖和時序圖從不同方面表達(dá)了時序電路的邏輯功能，是分表、狀態(tài)圖和時序圖從不同方面表達(dá)了時序電路的邏輯功能，是分析和設(shè)計時序電路的主要依據(jù)和手段。析和設(shè)計時序電路的主要依據(jù)和手段。(a) 引腳排列圖 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1 Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2

50、Q3(b) 邏輯功能示意圖 D0 D1 D2 D3 CR CP DSR3 3、集成、集成雙向移位雙向移位寄存器寄存器74LS19474LS194由由74LS19474LS194構(gòu)構(gòu)成的能自啟動成的能自啟動的的4 4位環(huán)形計位環(huán)形計數(shù)器數(shù)器啟動信號 CR DSR M1 M0 DSL 74LS194Q0 Q1 Q2 Q3D0 D1 D2 D3 0 1 1 1&11CPG2G1(a) 邏輯電路圖(b) 時序圖CPQ0Q1Q2Q3寄存器小結(jié)：寄存器小結(jié)：寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時取用。據(jù)和代碼先寄存起來，以便隨時取用。寄存器分為基本寄存器和移位寄存器兩大類。基本寄寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)存器的數(shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。串行輸出，串行輸入、并行