第5講 反相器_第1頁
第5講 反相器_第2頁
第5講 反相器_第3頁
第5講 反相器_第4頁
第5講 反相器_第5頁
已閱讀5頁,還剩104頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterq反相器是所有數(shù)字設(shè)計(jì)的核心反相器是所有數(shù)字設(shè)計(jì)的核心 一旦清楚了反相器的工作原理和性質(zhì),設(shè)計(jì)一旦清楚了反相器的工作原理和性質(zhì),設(shè)計(jì)其它邏輯門和復(fù)雜邏輯(加法器、乘法器和其它邏輯門和復(fù)雜邏輯(加法器、乘法器和微處理器等)就大大簡(jiǎn)化了。微處理器等)就大大簡(jiǎn)化了。 Digital Integrated Circuits2ndInverterqCMOS反相器的分析:反相器的分析: 成本:復(fù)雜度和面積成本:復(fù)雜度和面積 完整性和可靠性:靜態(tài)特性完整

2、性和可靠性:靜態(tài)特性 性能:動(dòng)態(tài)特性性能:動(dòng)態(tài)特性 能耗能耗q按比例縮小技術(shù)的影響按比例縮小技術(shù)的影響q反相器是分析組合邏輯和時(shí)序邏輯的基石反相器是分析組合邏輯和時(shí)序邏輯的基石 Digital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性(電壓傳輸特性(VTC)q可靠性:靜態(tài)特性可靠性:靜態(tài)特性q性能:動(dòng)態(tài)特性性能:動(dòng)態(tài)特性q功耗和能耗延時(shí)積功耗和能耗延時(shí)積q按比例縮小技術(shù)以及對(duì)反相器的影響按比例縮小技術(shù)以及對(duì)反相器的影響 Digital Integrated Circuits2ndInverterVinVoutCLVDD Digital Int

3、egrated Circuits2ndInverterPolysiliconInOutVDDGNDPMOS2l lMetal 1NMOSOutInVDDPMOSNMOSContactsN Well Digital Integrated Circuits2ndInverterConnect in MetalShare power and groundAbut cellsVDD Digital Integrated Circuits2ndInverterVOL = 0VOH = VDDVM = f(Rn, Rp)Vin=VDDVin= 0VDDVoutRnVDDVoutRpOutInVDDPMOS

4、NMOS Digital Integrated Circuits2ndInverterqVswVDD 高噪聲容限;高噪聲容限;q無比邏輯:無比邏輯:Vout與晶體管的尺寸無關(guān),所以可以與晶體管的尺寸無關(guān),所以可以采用最小尺寸;采用最小尺寸;q只有一個(gè)晶體管導(dǎo)通只有一個(gè)晶體管導(dǎo)通低輸出電阻低輸出電阻=對(duì)噪聲和對(duì)噪聲和干擾不敏感;干擾不敏感;q輸入是晶體管的柵極輸入是晶體管的柵極非常高的輸入電阻非常高的輸入電阻無窮大的扇出(大扇出會(huì)增加延遲);無窮大的扇出(大扇出會(huì)增加延遲);q在在VDD和和VSS之間沒有直接通路之間沒有直接通路無靜態(tài)功耗;無靜態(tài)功耗; Digital Integrated Ci

5、rcuits2ndInvertertpHL = f(Ron.CL)= 0.69 RonCLVoutVoutRnRpVDDVDDVin=VDDVin=0(a) Low-to-high(b) High-to-lowCLCL Digital Integrated Circuits2ndInverterq負(fù)載電容是輸出節(jié)點(diǎn)所有電容之和;負(fù)載電容是輸出節(jié)點(diǎn)所有電容之和;q傳輸時(shí)間由通過電阻對(duì)電容的充放電決定傳輸時(shí)間由通過電阻對(duì)電容的充放電決定高速門需要小的輸出電容和導(dǎo)通電阻;高速門需要小的輸出電容和導(dǎo)通電阻;q晶體管的尺寸(晶體管的尺寸(W/L)影響門的動(dòng)態(tài)行為;)影響門的動(dòng)態(tài)行為;q注意:注意:MOS

6、管的導(dǎo)通電阻不是一個(gè)常數(shù)值。管的導(dǎo)通電阻不是一個(gè)常數(shù)值。 Digital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性(電壓傳輸特性(VTC)q可靠性:靜態(tài)特性可靠性:靜態(tài)特性q性能:動(dòng)態(tài)特性性能:動(dòng)態(tài)特性q功耗和能耗延時(shí)積功耗和能耗延時(shí)積q按比例縮小技術(shù)以及對(duì)反相器的影響按比例縮小技術(shù)以及對(duì)反相器的影響 Digital Integrated Circuits2ndInverterVDSpIDpVGSp=-2.5VGSp=-1VDSpIDnVin=0Vin=1.5VoutIDnVin=0Vin=1.5Vin = VDD+VGSpIDn = - I

7、DpVout = VDD+VDSpVoutIDnVin = VDD+VGSpIDn = - IDpVout = VDD+VDSpOutInVDDPMOSNMOS Digital Integrated Circuits2ndInverterIDnVoutVin = 2.5Vin = 2Vin = 1.5Vin = 0Vin = 0.5Vin = 1NMOSVin = 0Vin = 0.5Vin = 1Vin = 1.5Vin = 2Vin = 2.5Vin = 1Vin = 1.5PMOS所有的工作點(diǎn)不是高電平輸出,所有的工作點(diǎn)不是高電平輸出,就是低電平輸出。就是低電平輸出。 Digital I

8、ntegrated Circuits2ndInverterVoutVin0.511.522.50.511.522.5NMOS resPMOS offNMOS satPMOS satNMOS offPMOS resNMOS satPMOS resNMOS resPMOS sat過渡區(qū)非常窄,過渡區(qū)非常窄,因?yàn)樵陂_關(guān)過渡因?yàn)樵陂_關(guān)過渡期間,具有高增期間,具有高增益。益。 Digital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性(電壓傳輸特性(VTC)q可靠性:靜態(tài)特性可靠性:靜態(tài)特性q性能:動(dòng)態(tài)特性性能:動(dòng)態(tài)特性q功耗和能耗延時(shí)積功耗和能耗延時(shí)積

9、q按比例縮小技術(shù)以及對(duì)反相器的影響按比例縮小技術(shù)以及對(duì)反相器的影響 Digital Integrated Circuits2ndInverterVinVoutVinVM時(shí),兩個(gè)晶體管均處于飽時(shí),兩個(gè)晶體管均處于飽和狀態(tài),所以可以使用和狀態(tài),所以可以使用In(VinVM)Ip(VinVM) 來求解來求解)2()2()2(DSATTGSDSATDSATTGSoxDSATnDSATTGSoxsatDSATVVVkVVVVWCLVuVVVWCvI晶體管飽和電流公式(晶體管飽和電流公式(3.38): Digital Integrated Circuits2ndInverter開關(guān)閾值等于所希望值時(shí)要求的

10、開關(guān)閾值等于所希望值時(shí)要求的NMOS和和PMOS尺寸尺寸: Digital Integrated Circuits2ndInverter1001010.80.91.71.8MV (V)Wp/Wn5 . 32/0 . 14 . 025. 12/63. 043. 025. 10 . 163. 0/1030/10115)/()/(2626VVVAVALWLWnp Digital Integrated Circuits2ndInverterqVM對(duì)于器件尺寸的比值變化不敏感對(duì)于器件尺寸的比值變化不敏感 例如,前面的例子中如果尺寸比為例如,前面的例子中如果尺寸比為3

11、、2.5和和2,則,則VM分別為分別為1.22V、1.18V和和1.13Vq改變改變Wp對(duì)對(duì)Wn比值的影響是使比值的影響是使VTC的過渡的過渡區(qū)平移,增加區(qū)平移,增加PMOS或或NMOS的寬度使的寬度使VM分別移向分別移向VDD或或GND. Digital Integrated Circuits2ndInverter 通常要求通常要求(保證噪聲容限保證噪聲容限) VM=VDD/2。 VM對(duì)于器件尺寸的比值變化不敏感。因此對(duì)于器件尺寸的比值變化不敏感。因此pMOS通通常選擇比常選擇比VM=VDD/2所要求的尺寸小一些來減小面積。所要求的尺寸小一些來減小面積。 在某些情況下并不總是要求在某些情況下

12、并不總是要求VM=VDD/2。反相器的反相器的標(biāo)準(zhǔn)響應(yīng)標(biāo)準(zhǔn)響應(yīng)改變閾值改變閾值后的反相后的反相器的響應(yīng)器的響應(yīng) Digital Integrated Circuits2ndInverterq電路工作時(shí),由于存在干擾信號(hào),使輸入電平電路工作時(shí),由于存在干擾信號(hào),使輸入電平偏離理想電平,影響輸出電平;偏離理想電平,影響輸出電平;q用噪聲容限反映電路的抗干擾能力。噪聲容限用噪聲容限反映電路的抗干擾能力。噪聲容限反映電路能承受的實(shí)際輸入電平與理想邏輯電反映電路能承受的實(shí)際輸入電平與理想邏輯電平的偏離范圍。平的偏離范圍?!?0”VOLVILVIHVOHUndefinedRegion“ 1” Digita

13、l Integrated Circuits2ndInverterNoise margin highNoise margin lowVIH VILUndefinedRegion10VOH VOLNMHNMLGate OutputGate Input Digital Integrated Circuits2ndInverterVOHVOLVinVoutVMVILVIHA simplified approach Digital Integrated Circuits2ndInverter0)1)(2()1)(2(DDpoutpDSATpTpDDinDSATppoutnDSATnTninDSATnnV

14、VVVVVVkVVVVVklll關(guān)鍵參數(shù)是溝道長關(guān)鍵參數(shù)是溝道長度調(diào)制參數(shù)度調(diào)制參數(shù);VDD和器件尺寸影和器件尺寸影響很小響很小;)2()2()1 ()1 (DSATpTpDDinDSATpppDSATnTninDSATnnnDDpoutpDSATppoutnDSATnninoutVVVVVkVVVVkVVVkVVkdVdVlllll求導(dǎo)并求解求導(dǎo)并求解VinVM,并忽略二次項(xiàng),并忽略二次項(xiàng)在飽和區(qū),增益與電流斜率關(guān)系很大,在飽和區(qū),增益與電流斜率關(guān)系很大,因此不能忽略溝道長度調(diào)制系數(shù)因此不能忽略溝道長度調(diào)制系數(shù) Digital Integrated Circuits2ndInverter00

15、.511.522.5-18-16-14-12-10-8-6-4-20Vin (V)gain Digital Integrated Circuits2ndInverter00.511.522.500.511.522.5Vin (V)Vout(V)Good PMOSBad NMOSGood NMOSBad PMOSNominal 器件參數(shù)的變化使開關(guān)器件參數(shù)的變化使開關(guān)閾值平移,這一特性確保了閾值平移,這一特性確保了門能在一個(gè)很寬范圍的條件門能在一個(gè)很寬范圍的條件下工作,這也是靜態(tài)下工作,這也是靜態(tài)CMOS門得以普遍使用的主要原因門得以普遍使用的主要原因. Digital Integrated C

16、ircuits2ndInverter00.000.0Vin (V)Vout (V)00.511.522.500.511.522.5Vin (V)Vout(V)Gain=-1反相器在過渡區(qū)的增益隨電源電壓降低而加大(公式反相器在過渡區(qū)的增益隨電源電壓降低而加大(公式5.10)VDD0.5V(只比晶體管的閾值高(只比晶體管的閾值高100mV時(shí),過渡區(qū)寬度是電源電壓的時(shí),過渡區(qū)寬度是電源電壓的10VDD2.5V時(shí),加大到時(shí),加大到17降低降低VDD可以改善反相器的直流特性??梢愿纳品聪嗥鞯闹绷魈匦浴?Digital Integrated Circuits2

17、ndInverterq不加區(qū)分的降低電源電壓雖然對(duì)減少能耗有好不加區(qū)分的降低電源電壓雖然對(duì)減少能耗有好處,但它會(huì)使門的延時(shí)加大;處,但它會(huì)使門的延時(shí)加大;q一旦電源電壓和閾值電壓變得可以比擬,直流一旦電源電壓和閾值電壓變得可以比擬,直流特性對(duì)器件參數(shù)的變化就變得越來越敏感;特性對(duì)器件參數(shù)的變化就變得越來越敏感;q降低電源電壓意味著減小信號(hào)擺幅。雖然通常降低電源電壓意味著減小信號(hào)擺幅。雖然通??梢詭椭鷾p少系統(tǒng)的內(nèi)部噪聲(如由串?dāng)_引起可以幫助減少系統(tǒng)的內(nèi)部噪聲(如由串?dāng)_引起的噪聲),但它也使設(shè)計(jì)對(duì)并不減少的外部噪的噪聲),但它也使設(shè)計(jì)對(duì)并不減少的外部噪聲源更加敏感。聲源更加敏感。 Digital

18、Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性(電壓傳輸特性(VTC)q可靠性:靜態(tài)特性可靠性:靜態(tài)特性q性能:動(dòng)態(tài)特性性能:動(dòng)態(tài)特性q功耗和能耗延時(shí)積功耗和能耗延時(shí)積q按比例縮小技術(shù)以及對(duì)反相器的影響按比例縮小技術(shù)以及對(duì)反相器的影響 Digital Integrated Circuits2ndInverter說明說明q這里的計(jì)算結(jié)果只是一個(gè)近似值,大約這里的計(jì)算結(jié)果只是一個(gè)近似值,大約有有2030的偏差。更為精確的結(jié)果,的偏差。更為精確的結(jié)果,可以使用可以使用SPICE仿真得到。仿真得到。q我們希望獲得不同參數(shù)(尺寸,電阻,我們希望獲得不同參數(shù)(

19、尺寸,電阻,電容等)對(duì)設(shè)計(jì)性能影響的定性分析方電容等)對(duì)設(shè)計(jì)性能影響的定性分析方法。法。 Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterVDDVoutVin = VDDCLIavtpHL = CL Vswing/2IavCLkn VDD Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter00.511.522.

20、5x 10-10-0.500.511.522.53t (sec)Vout(V)tp = 0.69 CL (Reqn+Reqp)/2?tpLHtpHLVinVout Digital Integrated Circuits2ndInverterq在輸出過渡的前半部分(至在輸出過渡的前半部分(至50的點(diǎn)的點(diǎn)),晶體管),晶體管M1和和M2不是斷開,就是飽不是斷開,就是飽和。和。Cgd12只包括只包括M1和和M2的覆蓋電容的覆蓋電容.q在過渡期間,柵漏電容兩端的電壓向在過渡期間,柵漏電容兩端的電壓向相反的方向變化,因此這一浮空電容相反的方向變化,因此這一浮空電容上的電壓變化是實(shí)際輸出電壓擺幅的上的電壓

21、變化是實(shí)際輸出電壓擺幅的兩倍。為了在輸出節(jié)點(diǎn)上出現(xiàn)同樣的兩倍。為了在輸出節(jié)點(diǎn)上出現(xiàn)同樣的負(fù)載,接地電容必須是浮空電容的兩負(fù)載,接地電容必須是浮空電容的兩倍:倍: Cgd12 2CGD0W Digital Integrated Circuits2ndInverterq漏和體之間的電容來自反向偏置的漏和體之間的電容來自反向偏置的pn結(jié),結(jié),這樣的電容是高度非線性的這樣的電容是高度非線性的q使用線性電容替代使用線性電容替代0是內(nèi)建電勢(shì),是內(nèi)建電勢(shì),m是結(jié)的梯度系數(shù)是結(jié)的梯度系數(shù)P.59 3.10 3.11 Digital Integrated Circuits2ndInverterPolysilic

22、onInOutMetal1VDDGNDPMOSNMOS1.2 mm=2l l5l5l5l5l9l9l Digital Integrated Circuits2ndInverterq兩個(gè)反相器之間的電容。由于兩個(gè)反相器兩個(gè)反相器之間的電容。由于兩個(gè)反相器相鄰(線很短),所以可以忽略不計(jì);相鄰(線很短),所以可以忽略不計(jì);q如果連線很長,則不能忽略連線電容,需如果連線很長,則不能忽略連線電容,需要從版圖中提取具體數(shù)值;要從版圖中提取具體數(shù)值;q以后的講課內(nèi)容會(huì)有專門一部分講互連線以后的講課內(nèi)容會(huì)有專門一部分講互連線及其對(duì)電路的影響;及其對(duì)電路的影響;q從現(xiàn)在開始:工藝越來越先進(jìn),互連越來從現(xiàn)在開始

23、:工藝越來越先進(jìn),互連越來越重要。越重要。 Digital Integrated Circuits2ndInverter()()fan outgategateCCNMOSCPMOS一個(gè)簡(jiǎn)化的表達(dá)式一個(gè)簡(jiǎn)化的表達(dá)式0000()()GS nGD nnnoxGSpGD pppoxCCW L CCCW L C Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterDSATnnnLDSATnTnDDDSATnnnDDLLDSAT

24、nDDLeqpHLVkLWCVVVVkLWVCCIVCRt)/(52. 0)2/()/(52. 04369. 069. 0 Digital Integrated Circuits2ndInverter0.81.822.22.411.522.533.544.555.5VDD(V)tp(normalized) Digital Integrated Circuits2ndInverterq減小減小CL:精細(xì)的版圖設(shè)計(jì)有助于減小擴(kuò)散電容和:精細(xì)的版圖設(shè)計(jì)有助于減小擴(kuò)散電容和互連線電容,優(yōu)秀的設(shè)計(jì)實(shí)踐要求漏擴(kuò)散區(qū)的面互連線電容,優(yōu)秀的設(shè)計(jì)實(shí)踐要求漏擴(kuò)散區(qū)的面積越小越好;積越小越好;q

25、增加晶體管的增加晶體管的W/L:這是設(shè)計(jì)者手中最有力和最:這是設(shè)計(jì)者手中最有力和最有效的性能優(yōu)化工具。有效的性能優(yōu)化工具。 增加晶體管的尺寸也增加擴(kuò)散電容。增加晶體管的尺寸也增加擴(kuò)散電容。q提高電源電壓提高電源電壓 能量損耗。能量損耗。 增加電源電壓超過一定程度后改善就會(huì)非常有限,因增加電源電壓超過一定程度后改善就會(huì)非常有限,因而應(yīng)當(dāng)避免。而應(yīng)當(dāng)避免。 從可靠性方面考慮,氧化層擊穿和熱載流子效應(yīng)等問從可靠性方面考慮,氧化層擊穿和熱載流子效應(yīng)等問題迫使在深亞微米工藝中電源電壓要規(guī)定嚴(yán)格上限。題迫使在深亞微米工藝中電源電壓要規(guī)定嚴(yán)格上限。 Digital Integrated Circuits2n

26、dInverterqNMOS與PMOS的比qPMOS較寬得到對(duì)稱的VTC并且翻轉(zhuǎn)延時(shí)相等。q但是,傳播延時(shí)是否最小?但是,傳播延時(shí)是否最??? Digital Integrated Circuits2ndInverter11.522.533.544.5533.544.55x 10-11tp(sec)tpLHtpHLtp = Wp/Wn Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter1.反相器的本征延時(shí)反相器的本征延時(shí)tp0與門的尺寸無關(guān),而只取決于工藝以及與門的尺寸無關(guān),而只取決于工藝以及

27、版圖。版圖。2.使使S無窮大將達(dá)到最大的性能改善,因?yàn)橄巳魏瓮獠控?fù)載無窮大將達(dá)到最大的性能改善,因?yàn)橄巳魏瓮獠控?fù)載的影響,使延時(shí)減小到只有本征延時(shí)。的影響,使延時(shí)減小到只有本征延時(shí)。 Digital Integrated Circuits2ndInverter24681012142.83.8x 10-11Stp(sec)(for fixed load)Self-loading effect:Intrinsic capacitancesdominate Digital Integrated Circuits2ndInverter有效扇出有效扇出輸入

28、柵電容與本征輸出電容的關(guān)系:輸入柵電容與本征輸出電容的關(guān)系:外部負(fù)載電容即為下一級(jí)反相器的輸入電容,并與尺寸成正比。外部負(fù)載電容即為下一級(jí)反相器的輸入電容,并與尺寸成正比。f為等效扇出,為等效扇出,反相器的延時(shí):反相器的延時(shí): Digital Integrated Circuits2ndInverterCLIf CL is given:(如果給定(如果給定CL)- How many stages are needed to minimize the delay? (需要多少級(jí)邏輯可以使延時(shí)最???)(需要多少級(jí)邏輯可以使延時(shí)最小?)- How to size the inverters? (反相

29、器之間的大小關(guān)系怎樣?)(反相器之間的大小關(guān)系怎樣?)May need some additional constraints.InOut Digital Integrated Circuits2ndInverterCLInOut12Ntp = tp1 + tp2 + + tpNjginjginunitunitpjCCCRt,1,1LNginNijginjginpNjjppCC CCttt1,1,1,01,1 Digital Integrated Circuits2ndInverterDelay equation has N - 1 unknowns, Cgin,2 Cgin,NMinimiz

30、e the delay, find N - 1 partial derivativesResult: Cgin,j+1/Cgin,j = Cgin,j/Cgin,j-1Size of each stage is the geometric mean of two neighbors- each stage has the same effective fanout (Cout/Cin)- each stage has the same delay1,1,jginjginjginCCCN1個(gè)未知數(shù):個(gè)未知數(shù):Cg,2,Cg,N為了得到最小延時(shí),通過求為了得到最小延時(shí),通過求N1次偏微分,并都等于

31、次偏微分,并都等于0每個(gè)反相器的最優(yōu)尺寸是與它相臨的兩每個(gè)反相器的最優(yōu)尺寸是與它相臨的兩個(gè)反相器尺寸的幾何平均數(shù)個(gè)反相器尺寸的幾何平均數(shù).LNginNijginjginpNjjppCC CCttt1,1,1,01,1 Digital Integrated Circuits2ndInverter1 ,/ginLNCCFf當(dāng)當(dāng)Cg1和和CL已知時(shí),則存在以下關(guān)系:已知時(shí),則存在以下關(guān)系:NFf 反相器鏈的最小延時(shí):反相器鏈的最小延時(shí):尺寸系數(shù)即等效扇出為尺寸系數(shù)即等效扇出為:CLInOut12N,1001,1=1/Ngin jNpppigin jCttNtFC Digital Integrated

32、 Circuits2ndInverterCL= 8 C1InOutC11ff2283fCL/C1 has to be evenly distributed across N = 3 stages: Digital Integrated Circuits2ndInverterFor a given load, CL and given input capacitance CinFind optimal sizing ffffFtFNttpNpplnlnln1/0/100ln1lnln20fffFtftppFor = 0, N = lnFfFNCfCFCinNinLlnln with ff1exp

33、 Digital Integrated Circuits2ndInverterOptimum f for given process defined by ff1expfopt = 3.6for =1With Self-Loading =1 Digital Integrated Circuits2ndInverter/10NppFNtt Digital Integrated Circuits2ndInverter111186464646442.881622.6Nftp164652818341542.815.3 Digital Integrated Circuits2ndInverter Dig

34、ital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性(電壓傳輸特性(VTC)q可靠性:靜態(tài)特性可靠性:靜態(tài)特性q性能:動(dòng)態(tài)特性性能:動(dòng)態(tài)特性q功耗和能耗延時(shí)積功耗和能耗延時(shí)積q按比例縮小技術(shù)以及對(duì)反相器的影響按比例縮小技術(shù)以及對(duì)反相器的影響 Digital Integrated Circuits2ndInverterq動(dòng)態(tài)功耗動(dòng)態(tài)功耗 對(duì)電容進(jìn)行充放電所消耗的能量對(duì)電容進(jìn)行充放電所消耗的能量q短路功耗短路功耗 在開關(guān)翻轉(zhuǎn)期間,電源、地之間的直流電流在開關(guān)翻轉(zhuǎn)期間,電源、地之間的直流電流功耗功耗q漏電流功耗(靜態(tài)功耗)漏電流功耗(靜態(tài)功耗) 二極

35、管和晶體管的漏電流功耗二極管和晶體管的漏電流功耗 Digital Integrated Circuits2ndInverterEnergy/transition = CL * Vdd2Power = Energy/transition * f = CL * Vdd2 * fVinVoutCLVdd通過減小通過減小 CL,VDD,和,和f來減小功耗來減小功耗.不是晶體管尺寸的函數(shù)不是晶體管尺寸的函數(shù)首先假設(shè)輸入的上升和下降時(shí)間都為0,即兩個(gè)晶體管不可能同時(shí)導(dǎo)通 Digital Integrated Circuits2ndInverterq工作頻率越來越高,即工作頻率越來越高,即f越來越大越來越大

36、.q器件密度越來越高,芯片上的總電容(器件密度越來越高,芯片上的總電容(CL)也在)也在增加。增加。例:例:0.25m CMOS芯片,芯片,f500MHz,平均負(fù)載,平均負(fù)載電容電容15pF/門,扇出為門,扇出為4,Vdd2.5V,每門功耗大,每門功耗大約約50 w。百萬門設(shè)計(jì),。百萬門設(shè)計(jì),50w! Digital Integrated Circuits2ndInverter等效電容,表示了每個(gè)時(shí)鐘等效電容,表示了每個(gè)時(shí)鐘周期發(fā)生開關(guān)的平均電容周期發(fā)生開關(guān)的平均電容0.25 Digital Integrated Circuits2ndInverterqPdyn正比于正比于Vdd2,降低,降低

37、Vdd(假設(shè)維持時(shí)鐘頻率不變)(假設(shè)維持時(shí)鐘頻率不變) Vdd比閾值電壓高很多,沒問題;比閾值電壓高很多,沒問題; Vdd一旦接近一旦接近2VT,性能嚴(yán)重降低,性能嚴(yán)重降低q當(dāng)當(dāng)Vdd下降受限于性能時(shí),下降受限于性能時(shí), 只能減小等效電容只能減小等效電容減小實(shí)際電容和翻轉(zhuǎn)活動(dòng)性減小實(shí)際電容和翻轉(zhuǎn)活動(dòng)性0.81.822.22.411.522.533.544.555.5VDD(V)tp(normalized)在邏輯和結(jié)構(gòu)的抽象在邏輯和結(jié)構(gòu)的抽象層次上實(shí)現(xiàn)層次上實(shí)現(xiàn)有利于改有利于改善電路的善電路的性能性能實(shí)際上,保持最小尺寸,會(huì)實(shí)際上,保持最小尺寸,會(huì)影響電路的性能,通過邏輯影響

38、電路的性能,通過邏輯或結(jié)構(gòu)上的加速來解決或結(jié)構(gòu)上的加速來解決 Digital Integrated Circuits2ndInverterqGoal: Minimize Energy of whole circuit Design parameters: f and VDD tp tpref of circuit with f=1 and VDD =Vref1Cg1InfCextOutTEDDDDpppVVVtfFftt0011由公式(由公式(5.21)推導(dǎo)出的近推導(dǎo)出的近似表達(dá)式似表達(dá)式VTEVTVDSAT/2 Digital Integrated Circuits2ndInverterq性

39、能約束性能約束 ( =1)1323200FfFfVVVVVVFfFfttttTEDDTErefrefDDrefppprefp建立了尺寸系數(shù)建立了尺寸系數(shù)f和電源電壓之間的關(guān)系和電源電壓之間的關(guān)系 Digital Integrated Circuits2ndInverter 這些曲線都有一個(gè)明顯的最小值。從最小尺寸起增加反相器這些曲線都有一個(gè)明顯的最小值。從最小尺寸起增加反相器的尺寸最初會(huì)使性能提高,因此允許降低電源電壓。這在達(dá)到最的尺寸最初會(huì)使性能提高,因此允許降低電源電壓。這在達(dá)到最優(yōu)尺寸優(yōu)尺寸fF1/2之前都是有效的。進(jìn)一步加大器件尺寸只會(huì)增加自之前都是有效的。進(jìn)一步加大器件尺寸只會(huì)增加自

40、載系數(shù)而降低性能,因此需要提高電源電壓。載系數(shù)而降低性能,因此需要提高電源電壓。 Digital Integrated Circuits2ndInverterFFfVVEEFfCVErefDDrefgDD42211212 Digital Integrated Circuits2ndInverterq改變器件尺寸并降低電源電壓是減小邏輯改變器件尺寸并降低電源電壓是減小邏輯電路能耗的有效方法。電路能耗的有效方法。q在最優(yōu)值之外過多的加大晶體管尺寸會(huì)付在最優(yōu)值之外過多的加大晶體管尺寸會(huì)付出較大的能量代價(jià)。出較大的能量代價(jià)。q考慮能量時(shí)的最優(yōu)尺寸系數(shù)小于考慮性能考慮能量時(shí)的最優(yōu)尺寸系數(shù)小于考慮性能時(shí)的

41、最優(yōu)尺寸系數(shù),在時(shí)的最優(yōu)尺寸系數(shù),在F較大時(shí)尤其如此較大時(shí)尤其如此 例如當(dāng)扇出為例如當(dāng)扇出為20時(shí),時(shí),fopt(能量)(能量)3.53;而;而fopt(性能)(性能)4.47。 一旦一旦Vdd開始接近開始接近VTE,加大器件尺寸只能很少,加大器件尺寸只能很少地降低電壓,因此能耗的降低也很少。地降低電壓,因此能耗的降低也很少。 Digital Integrated Circuits2ndInverterq在實(shí)際設(shè)計(jì)中,輸入波形的上升和下降時(shí)在實(shí)際設(shè)計(jì)中,輸入波形的上升和下降時(shí)間不為零。間不為零。q輸入信號(hào)斜率不為無窮大造成了在開關(guān)過輸入信號(hào)斜率不為無窮大造成了在開關(guān)過程中在程中在VDD和和VS

42、S之間在短期內(nèi)出現(xiàn)一條直之間在短期內(nèi)出現(xiàn)一條直接通路,此時(shí)兩個(gè)接通路,此時(shí)兩個(gè)MOS管同時(shí)導(dǎo)通,導(dǎo)致管同時(shí)導(dǎo)通,導(dǎo)致能量的消耗。能量的消耗。 Digital Integrated Circuits2ndInverter每個(gè)開關(guān)周期消耗的能量:每個(gè)開關(guān)周期消耗的能量:平均功耗:平均功耗:兩個(gè)器件同時(shí)導(dǎo)通的時(shí)間:兩個(gè)器件同時(shí)導(dǎo)通的時(shí)間:由器件的飽和電流由器件的飽和電流決定,因此正比于決定,因此正比于晶體管的尺寸晶體管的尺寸ts:0100的翻轉(zhuǎn)時(shí)間的翻轉(zhuǎn)時(shí)間 Digital Integrated Circuits2ndInverter輸入在輸出開始改變之前就輸入在輸出開始改變之前就已經(jīng)通過了過渡區(qū),這一時(shí)已經(jīng)通過了過渡區(qū),這一時(shí)期期PMOS的源漏電壓近似的源漏電壓近似為為0,該器件還沒有傳導(dǎo)任何,該器件還沒有傳導(dǎo)任何電流就斷開了。電流就斷開了。PMOS器件的源漏電壓在器件的源漏電壓在翻轉(zhuǎn)器件的大部分時(shí)間內(nèi)等翻轉(zhuǎn)器件的大部分時(shí)間內(nèi)等于于Vdd,從而引起了最大的,從而引起了最大的短路電流(等于短路電流(等于PMOS的飽的飽和電流)。和電流)。 Digital Integrated Circuits2ndInverter結(jié)論:使輸出的上升結(jié)論:使輸出的上升/下降時(shí)間大下降時(shí)間大于輸入的下降于輸入的下降/上升時(shí)間可以使

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論