元件堆疊裝配(PoP)技術(shù)

1、隨著移動(dòng)消費(fèi)型電子產(chǎn)品對(duì)于小型化，功能集成以及大存儲(chǔ)空間的要求的進(jìn)一步提升，元器件的小型化高 密度封裝形式也越來(lái)越多，如多模塊封裝(MCM)，系統(tǒng)封裝(SiP)，倒裝晶片等應(yīng)用得越來(lái)越多。而元件堆疊裝配(PoP, Package on Package)技術(shù)的出現(xiàn)更加模糊了一級(jí)封裝與二級(jí)裝配之間的界線，在大大提高邏輯運(yùn)算功能和存儲(chǔ)空間的同時(shí)，也為終端用戶提供了自由選擇器件組合的可能，生產(chǎn)成本也得以更有效的控制。對(duì)于3G手機(jī)PoP無(wú)疑是一個(gè)值得考慮的優(yōu)選方案。勿庸置否，隨著小型化高密度封裝的岀現(xiàn)，對(duì)高速與高精度裝配的要求變得更加關(guān)鍵。相關(guān)的組裝 設(shè)備和工藝也更具先進(jìn)性與高靈活性。元器件堆(Pack

2、age on Package)技術(shù)必須經(jīng)受這一新的挑戰(zhàn)。元器件堆疊裝配技術(shù)市場(chǎng)情況及其推動(dòng)力當(dāng)前半導(dǎo)體封裝發(fā)展的趨勢(shì)是越來(lái)越多的向高頻、多芯片模塊(MCM)，系統(tǒng)集成(SiP)封裝，堆疊封裝(PiP, PoP)發(fā)展，從而傳統(tǒng)的裝配等級(jí)越來(lái)越模糊，岀現(xiàn)了半導(dǎo)體裝配與傳統(tǒng)電路板裝配間的集成， 如倒裝晶片(Flip Chip)直接在終端產(chǎn)品裝配。 半導(dǎo)體裝配設(shè)備中的特征功能開(kāi)始出現(xiàn)在多功能精細(xì)間距貼 片機(jī)上，同時(shí)具有較高的精度，又有助焊劑應(yīng)用的功能?？梢哉f(shuō)，元件堆疊技術(shù)是在業(yè)已成熟的倒裝晶片 裝配技術(shù)上發(fā)展起來(lái)的。自2003年前元件堆疊技術(shù)大部分還只是應(yīng)用在閃存及一些移動(dòng)記憶卡中，2004年開(kāi)始出現(xiàn)

3、了移動(dòng)電話的邏輯運(yùn)算單元和存儲(chǔ)單元之間的堆疊裝配。在此財(cái)政年度內(nèi)整個(gè)堆疊技術(shù)市場(chǎng)的平均增長(zhǎng)率達(dá)60%。預(yù)計(jì)到2009年增長(zhǎng)率達(dá)21%，其中移動(dòng)電話對(duì)于堆疊裝配技術(shù)的應(yīng)用將占整個(gè)技術(shù)市場(chǎng)的17%,3G手機(jī)，MPEG4將大量采用此技術(shù)。元器件堆疊裝配技術(shù)市場(chǎng)情況簡(jiǎn)圖（資料來(lái)自 Prismark）汙T 3RAU, SDHAiMtanciMtmory CvAffwr Porta MM ?5Mernory CirftTIKDRAM"!30WOtter闿片GtSRAM. SDRAMl r 3tW G理Phorw Logic A iAirrw|rTclal： 50CM UnrtB60*, Grow

4、ltiTola!: 24 00M UnitsTotal: BOOM Unit*21 CAAGR移動(dòng)通信產(chǎn)品關(guān)鍵是要解決 ”帶寬”的問(wèn)題，通俗的講就是高速處理信號(hào)的能力。這就需要新型的數(shù)字信號(hào)處理器，解決方案之一就是在邏輯控制器上放置一枚存儲(chǔ)器(通常為動(dòng)態(tài)存儲(chǔ)器)，實(shí)現(xiàn)了小型化,基本上我們可以利用現(xiàn)有的 S功能也得以強(qiáng)化。而成熟的倒裝晶片技術(shù)促成了這一技術(shù)大量應(yīng)用的可能。MT現(xiàn)有的和下游資源及現(xiàn)成的物流供應(yīng)鏈導(dǎo)入此技術(shù)進(jìn)行大批量生產(chǎn)。堆疊裝配元器件的結(jié)構(gòu)元器件內(nèi)芯片的堆疊大部分是采用金線鍵合的方式(Wire Bonding),堆疊層數(shù)可以從2層到8層。STMICRO 聲稱(chēng)迄今厚度達(dá) 40微米的芯

5、片可以從兩個(gè)堆疊到八個(gè)(SRAM, flash, DRAM)，40微米的芯片堆疊8個(gè)總厚度為1.6mm ，堆疊兩個(gè)厚度為0.8mm 。4 STACK 1 mvn3 STACK 1 2rwnEoftu SftMcr厲wkmt 葉m聊Source:ITRS 2005 RoadmapSource:ITRS 2005 Roadmap器件內(nèi)置器件(PiP, Package in Package),封裝內(nèi)芯片通過(guò)金線鍵合堆疊到基板上，同樣的堆疊通過(guò)金線再將兩個(gè)堆疊之間的基板鍵合，然后整個(gè)封裝成一個(gè)元便是PiP(器件內(nèi)置器件)PIP SpjccrSource:ITRS 2005 RoadmapSource:

6、ITRS 2005 RoadmapF即肝總 QSStacked PackagesSource:ITRS 2005 RoadmapPiP封裝的外形高度較低，可以采用標(biāo)準(zhǔn)的SMT電路板裝配工藝，單個(gè)器件的裝配成本較低。但由于在封裝之前單個(gè)芯片不可以單獨(dú)測(cè)試，所以總成本會(huì)高(封裝良率問(wèn)題)，而且事先需要確定存儲(chǔ)器結(jié)構(gòu)，器件只能由設(shè)計(jì)服務(wù)公司決定，沒(méi)有終端使用者選擇的自由。元件堆疊裝配(PoP, Package on Package), 在底部元器件上面再放置元器件，邏輯+存儲(chǔ)通常為2到4層，存儲(chǔ)型PoP可達(dá)8層。外形高度會(huì)稍微高些，但是裝配前各個(gè)器件可以單獨(dú)測(cè)試，保障了 更高的良品率，總的堆疊裝配成

7、本可降至最低。器件的組合可以由終端使用者自由選擇，對(duì)于3G移動(dòng)電話，數(shù)碼像機(jī)等這是優(yōu)選裝配方案。各種堆疊封裝工藝成本比較STACKED = AC：CATIONSSuerLogica嚴(yán)£1WenwryDteMwihLogico.eoecs越ME*1616IS1 6叭 Bondlock303030斗 Eery*41414HF辺d0 廠12LOfjK2F 51hlMWYT0. t10001 S3 一tI3?1c10冑* HtanninQU?gK2*77IM 卷w*44'斗4Anach- *001 3OtiW20壯2025Total Pfldsg韻 CmnM412Q&tv*P

8、Kk*g«d QMt R«網(wǎng)1 QOx呻11«It ?9iMdrarol FOB Cotte330i0V0*12510葡06Tetri Cpm111 41294125 4133.4TbM CAMi Wh11 IXk1.IBMAmkor PoP典型結(jié)構(gòu)o 底部 PSvfBGA(Package Stackable very thin fine pitch BGA)o 頂部 Stacked CSP(FBGA, fine pitch BGA)PoP Overall Stack Up TableSyinbttlUniT7 ：iMmNomAl (Ball 0.5 pilch)

9、mm0.180u.2360130昭沖 lominare)mm0.2*00.061 (Ball 0.£5 Udi)mm0.27DD3300.3C0B? (?l IttTlilDlf)nwQ.I80Q720dMB3 刪 Cop)rtimD.37Q0.430G.WO的H ?ltg h刖yhtnim1.321!/?1400,B3A1底部PSvfBGA結(jié)構(gòu)0外形尺寸10-15mm0中間焊盤(pán)間距0.65mm ，底部0焊球間距 0.5mm(0.4mm)0 基板FR-50焊球材料 63Sn37Pb/Pb-freePSvfBGA Cross Section0 27mmFoolxinf - bottom

10、 (C)SiiMlWhipiMl (mbHhlWBMt MbMlatJhr fW* 嚴(yán) hflft feftiIhIhaMLmw1$104刑fH如Hu：f?in1»2W12站;ITU3«<725QV5曲吋林13b13&so3 tSiaoMOU11宙35?<12$tsoo血MTS15400<toDaw如糾 J(BCD已.、- 一 一JJk n £ _ -亠,BoffernC*OwAWli頂部SCSP結(jié)構(gòu)o外形尺寸4-21mm0底部球間距0.4-0.8mmo 基板 Polyimide0焊球材料 63Sn37Pb/Pb-free0 球徑 0.2

11、5-0.46mmSlacked CSP Cross Section Di譽(yù) an 2-Laer Lamitidte StructureStacked CSP Cross Section2+1 Die on 4-Layer Laminate StructureOfr-KtXStacked CSP Cross Section3*1 Logic + Memory底部元件和頂部元件組裝后的空間關(guān)系POP裝配的重點(diǎn)是需要控制元器件之間的空間關(guān)系，如果它們之間沒(méi)有適當(dāng)?shù)拈g隙的話，那么會(huì)有 應(yīng)力的存在，而這對(duì)于可靠性和裝配良率來(lái)講是致命的影響。概括起來(lái)其空間關(guān)系有以下這些需要我們關(guān) 注：O 底部器件的模塑高

12、度(0.27-0.35mm)o頂部器件回流前焊球的高度與間距elO回流前，頂部器件底面和底部元件頂面的間隙flO頂部器件回流后焊球的高度與間距e2O回流后，頂部器件底面和底部元件頂面的間隙f2BAT cHjSMT而影響其空間關(guān)系的因素除了基板和元器件設(shè)計(jì)方面，還有基板制造工藝，元件封裝工藝以及 裝配工藝，以下都需要加以關(guān)注的方面：O 焊盤(pán)的設(shè)計(jì)O 阻焊膜窗口O 焊球尺寸O 焊球高度差異O 蘸取的助焊劑或錫膏 的量*貼裝的精度*回流環(huán)境和溫度*元器件和基板的翹曲變形*底部器件模塑厚度B«(oce rellowAfter reflowPoP的SMT工藝流程典型的SMT工藝流程：1. 非P

13、oP面元件組裝（印刷、貼片、回流和檢查）2. PoP面錫膏印刷3. 底部元件和其它器件貼裝4. 頂部元件蘸取助焊劑或錫膏5. 頂部元件貼裝& nbsp； 6.回流焊接及檢測(cè)頂層CSP元件這時(shí)需要特殊工藝來(lái)裝配了，由于錫膏印刷已經(jīng)不可能，除非使用特殊印刷鋼網(wǎng)（多余設(shè)備和成本，工藝復(fù)雜）,將頂層元件浸蘸助焊劑或錫膏后以低壓力放置在底部CSP上。貼裝過(guò)程如圖下圖為頂部元件浸蘸在0.2mm 厚的錫膏中，組裝在玻璃片上看到的情形進(jìn)僻基準(zhǔn)點(diǎn)或諄罐拾取元件一華夬盤(pán)宴空盤(pán).送料器FiducialrecognrtionDie pick-up元怦辨iR肌期尤件燼球辨識(shí)局部嘉準(zhǔn)點(diǎn)館識(shí)底部兀竹背佛的峯?ffi

14、點(diǎn)Cornponent recognrtionLocal fiducisi |1ia.LaauABauxMB4JiBB4AuajABau44 lMFluxing元件貼裝吸哦選掙vs狂MPlace menlPoP裝配工藝的關(guān)注點(diǎn)1.頂部元件助焊劑或錫膏量的控制助焊劑或錫膏的厚度需要根據(jù)元件焊球尺寸來(lái)確定，保證適當(dāng)?shù)亩曳€(wěn)定均勻的厚度，使最小的焊 球也能在浸蘸過(guò)程中蘸上適量的助焊劑或錫膏。需要考慮優(yōu)先選擇低殘留免清洗助焊劑或錫膏，如果需要 底部填充工藝的話，必須考慮助焊劑 /錫膏與阻焊膜及底部填充材料的兼容性問(wèn)題。頂部元件浸蘸助焊劑還是錫膏，會(huì)有不同的考慮：浸蘸錫膏可以一定程度的補(bǔ)償元件的翹曲變形， 同時(shí)焊接完后元件離板高度(Standoff)稍高，對(duì)于可靠性有一定的幫助，但浸蘸錫膏會(huì)加劇元件焊球本來(lái) 存在的大小差異，可能導(dǎo)致焊點(diǎn)開(kāi)路。說(shuō)定啟用at燒鐘養(yǎng)siw下圖為頂部元件浸蘸在0.2mm 厚的助焊劑中，組裝在玻璃片上看到的情形薩在焊球上的助岸剤 涼到了 片上2.貼裝過(guò)程中基準(zhǔn)點(diǎn)的選擇和壓力的控制底層元件以整板基準(zhǔn)點(diǎn)來(lái)矯正沒(méi)有問(wèn)題，上層元件是以整板基準(zhǔn)點(diǎn)還是以其底層元件背面上的局部 基準(zhǔn)點(diǎn)來(lái)矯正就需要斟酌了。如果同樣選擇整板基準(zhǔn)點(diǎn)，會(huì)很方便，不需要任何變更，產(chǎn)岀率也會(huì)高，但貼裝精度成了