基于VHDL語(yǔ)言的XILINX設(shè)計(jì)教程全

1、 何賓何賓Tel： email: 高等教育出版社高等教育出版社北京中教儀裝備技術(shù)有限公司高教社高教社&XILINX SOC競(jìng)賽培訓(xùn)競(jìng)賽培訓(xùn)系列課程系列課程 北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)流程設(shè)計(jì)目標(biāo)人工給出真值表人工給出真值表人工化簡(jiǎn)卡諾圖人工化簡(jiǎn)卡諾圖得到最簡(jiǎn)表達(dá)式得到最簡(jiǎn)表達(dá)式人工使用人工使用LSI電路實(shí)現(xiàn)電路實(shí)現(xiàn)系統(tǒng)調(diào)試和驗(yàn)證系統(tǒng)調(diào)試和驗(yàn)證北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程設(shè)計(jì)目標(biāo)設(shè)計(jì)目標(biāo)設(shè)計(jì)輸入設(shè)計(jì)輸入功能級(jí)仿真功能級(jí)仿真邏輯綜合邏輯綜合時(shí)序仿真時(shí)序仿真系統(tǒng)調(diào)試與驗(yàn)證系統(tǒng)調(diào)試與驗(yàn)證entity lab1

2、 is port(a,b,c : in std_logic; y : out std_logic);end lab1; architecture rtl of lab1 isbegin y=a or (c and b);end rtl;配置文件加載后，用配置文件加載后，用示波器、邏輯分析示波器、邏輯分析儀、軟件程序觀察儀、軟件程序觀察綜合后仿真綜合后仿真轉(zhuǎn)換轉(zhuǎn)換(Translate)轉(zhuǎn)換轉(zhuǎn)換(Translate)映射映射(Map)適配適配(Fit)布局和布線布局和布線(PAR)設(shè)計(jì)下載設(shè)計(jì)下載CPLD設(shè)計(jì)設(shè)計(jì)FPGA設(shè)計(jì)實(shí)現(xiàn)設(shè)計(jì)實(shí)現(xiàn)CLBCLBCLBCLB計(jì)算機(jī)自動(dòng)完成時(shí)序收斂時(shí)序收斂北京中教

3、儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司ISE13.1集成開(kāi)發(fā)環(huán)境介紹-主界面介紹源文件窗口源文件窗口處理子窗口處理子窗口腳本子窗口腳本子窗口工作區(qū)子窗口工作區(qū)子窗口北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程 -一個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)原理外部外部50MHz時(shí)鐘時(shí)鐘分頻器生成電路分頻器生成電路 1Hz時(shí)鐘時(shí)鐘3位的計(jì)數(shù)器位的計(jì)數(shù)器送給三個(gè)燈顯示計(jì)數(shù)的值送給三個(gè)燈顯示計(jì)數(shù)的值北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-設(shè)計(jì)內(nèi)容設(shè)計(jì)內(nèi)容 使用ISE13.1完成一個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)，其

4、內(nèi)容包括：l工程的建立；l三位計(jì)數(shù)器的設(shè)計(jì)；l設(shè)計(jì)綜合和查看綜合結(jié)果；l三位計(jì)數(shù)器設(shè)計(jì)仿真；l分頻器的設(shè)計(jì)；l用戶約束的添加和設(shè)計(jì)實(shí)現(xiàn)；l布局布線結(jié)果的查看；l設(shè)計(jì)下載到FPGA芯片lPROM文件的生成和下載到PROM中北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程 -啟動(dòng)ISE13.1軟件點(diǎn)擊此處點(diǎn)擊此處方法方法1：在開(kāi)始菜單下找到：在開(kāi)始菜單下找到ISE的啟動(dòng)圖標(biāo)的啟動(dòng)圖標(biāo)方法方法2：在桌面上找到：在桌面上找到ISE圖標(biāo)，點(diǎn)擊該圖標(biāo)啟動(dòng)圖標(biāo)，點(diǎn)擊該圖標(biāo)啟動(dòng)ISE13.1軟件軟件北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基

5、于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-新建工程點(diǎn)擊點(diǎn)擊New Project北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-新建工程輸入工程名字：輸入工程名字：counter工程所在的目錄工程所在的目錄點(diǎn)擊點(diǎn)擊“Next”按紐按紐北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-新建工程產(chǎn)品范圍產(chǎn)品范圍(product category)芯片的系列芯片的系列(Family)(Family)具體的芯片型號(hào)具體的芯片型號(hào)(Device)封裝類(lèi)型（封裝類(lèi)型（Package）速度信息（

6、速度信息（speed）綜合工具（綜合工具（Synthesis Tool)仿真工具（仿真工具（Simulator）喜歡的語(yǔ)言（喜歡的語(yǔ)言（VHDL/Verilog）點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新工程點(diǎn)擊點(diǎn)擊“Finish”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新工程工程名工程名器件名字器件名字生成了空的工程框架生成了空的工程框架北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言

7、的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件選中器件名字，點(diǎn)擊鼠標(biāo)右鍵選中New Source北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件塊存儲(chǔ)器映像文件塊存儲(chǔ)器映像文件在線邏輯分析儀在線邏輯分析儀Chipscope定義和連接文件定義和連接文件實(shí)現(xiàn)約束文件實(shí)現(xiàn)約束文件IP生成向?qū)上驅(qū)Т鎯?chǔ)器文件存儲(chǔ)器文件原理圖文件原理圖文件用戶文檔文件用戶文檔文件Verilog模塊模板文件模塊模板文件Verilog測(cè)試平臺(tái)模板文件測(cè)試平臺(tái)模板文件VHDL模塊模板文件模塊模板文件VHDL庫(kù)模板文件庫(kù)模板文件VHDL包模板文件包模

8、板文件VHDL測(cè)試平臺(tái)模板文件測(cè)試平臺(tái)模板文件片上系統(tǒng)設(shè)計(jì)向?qū)舷到y(tǒng)設(shè)計(jì)向?qū)П本┲薪虄x裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件選擇VHDL Module輸入”top”作為VHDL模塊的名字點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕設(shè)計(jì)

9、總結(jié)設(shè)計(jì)總結(jié)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件生成的生成的top.vhd文件文件添加代碼到添加代碼到top.vhd文件中文件中北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件此處添加兩條庫(kù)調(diào)用語(yǔ)句此處添加兩條庫(kù)調(diào)用語(yǔ)句北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件此處添加端口聲明語(yǔ)句此處添加端口聲明語(yǔ)句北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司

10、基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件此處添加一行內(nèi)部信號(hào)量聲明語(yǔ)句3位8進(jìn)制計(jì)數(shù)器模塊添加信號(hào)連接下一步對(duì)該模塊進(jìn)行綜合北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合 行為級(jí)綜合可以自動(dòng)將系統(tǒng)直接從行為級(jí)描述綜合為寄存器傳輸級(jí)描述。 行為級(jí)綜合的輸入為系統(tǒng)的行為級(jí)描述，輸出為寄存器傳輸級(jí)描述的數(shù)據(jù)通路。 行為級(jí)綜合工具可以讓設(shè)計(jì)者從更加接近系統(tǒng)概念模型的角度來(lái)設(shè)計(jì)系統(tǒng)。同時(shí)，行為級(jí)綜合工具能讓設(shè)計(jì)者對(duì)于最終設(shè)計(jì)電路的面積、性能、功耗以及可測(cè)性進(jìn)行很方便地優(yōu)化。 行為級(jí)綜合所需要完成

11、的任務(wù)從廣義上來(lái)說(shuō)可以分為分配、調(diào)度以及綁定。北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合 在ISE的主界面的處理子窗口的synthesis的工具可以完成下面的任務(wù)： 查看查看RTL原理圖（原理圖（View RTL schematic） 查看技術(shù)原理圖（查看技術(shù)原理圖（View Technology Schematic） 檢查語(yǔ)法（檢查語(yǔ)法（Check Syntax） 產(chǎn)生綜合后仿真模型（產(chǎn)生綜合后仿真模型（Generate Post-Synthesis Simulation Model）。選中該選項(xiàng)并將其展開(kāi)選中

12、該選項(xiàng)并將其展開(kāi)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合選中top.vhd文件鼠標(biāo)雙擊該項(xiàng)控制臺(tái)界面中給出綜合過(guò)程的信息北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合 綜合工具在對(duì)設(shè)計(jì)的綜合過(guò)程中，主要執(zhí)行以下三個(gè)步驟：語(yǔ)法檢查過(guò)程，檢查設(shè)計(jì)文件語(yǔ)法是否有錯(cuò)誤；編譯過(guò)程，翻譯和優(yōu)化HDL代碼，將其轉(zhuǎn)換為綜合工具可以識(shí)別的元件序列；映射過(guò)程，將這些可識(shí)別的元件序列轉(zhuǎn)換為可識(shí)別的目標(biāo)技術(shù)的基本元件；北京中教儀裝備技術(shù)有限公司北京中教儀裝備

13、技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果 通過(guò)查看綜合后的結(jié)通過(guò)查看綜合后的結(jié)果果 ，你就會(huì)清楚地理解到底，你就會(huì)清楚地理解到底什么是綜合？綜合的本質(zhì)特什么是綜合？綜合的本質(zhì)特征。征。選中top.vhd文件選中選中View Technology Schematic選項(xiàng)，并雙擊該選項(xiàng)選項(xiàng)，并雙擊該選項(xiàng)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果打開(kāi)頂層模塊的原理圖點(diǎn)擊點(diǎn)擊“OK”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)

14、計(jì)流程-查看綜合后的結(jié)果頂層模塊圖，端口頂層模塊圖，端口鼠標(biāo)雙擊該區(qū)域，打開(kāi)底層設(shè)計(jì)。北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果LUT查找表查找表D觸發(fā)器觸發(fā)器輸入緩沖區(qū)輸出緩沖區(qū)時(shí)鐘緩沖區(qū)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-揭開(kāi)LUT的秘密 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1雙擊打開(kāi)LUT2雙擊打開(kāi)LUT3終于明白了FPGA的LUT是怎么實(shí)現(xiàn)邏輯功能的北京中教儀裝備技術(shù)有限公司北京中教儀裝

15、備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真選中Simulation選項(xiàng)選中top.vhd，點(diǎn)擊鼠標(biāo)右鍵選中New Source北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真選擇VHDL Module輸入”test”作為VHDL測(cè)試模塊的名字點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基

16、于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真點(diǎn)擊點(diǎn)擊“Finish”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真剛才的設(shè)計(jì)文件生成的測(cè)試平臺(tái)test.vhd模板文件北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真刪除此段代碼刪除此段代碼北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真添加此段代碼添加此段代碼用于生成用于生成rst測(cè)測(cè)試信

17、號(hào)試信號(hào)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真添加此段代碼添加此段代碼用于生成用于生成clk測(cè)測(cè)試信號(hào)試信號(hào)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真展開(kāi)ISim Simulator雙擊Simulate Behavioral Model北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真點(diǎn)擊“按鈕”，直到出現(xiàn)窗口波形仿真波形窗口北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語(yǔ)言的語(yǔ)言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真可以在控制臺(tái)窗口，輸入命令控制仿真的運(yùn)行輸入run 1ms, 控制仿真運(yùn)行時(shí)間到1ms 關(guān)閉整個(gè)仿真窗口,繼續(xù)下面的設(shè)計(jì), 為了將來(lái)在硬件上看到燈的變化所反映的計(jì)數(shù)器的工作狀態(tài),需要在top.vhd設(shè)計(jì)文件,添加分頻時(shí)鐘部分代碼,北