數(shù)電題庫填空題整理復(fù)習(xí)(共5頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上考點 一 進制轉(zhuǎn)換 1、（）2=（ 233 ）10=（ E9 ）162、二進制碼表示的十進制數(shù)為 （ 225 ） ，相應(yīng)的8421BCD碼為 （1 ）。3（406）10= （ 0）8421BCD 十進制數(shù)(75)10的8421BCD編碼是 。4()2 = ( 45 )10 = ( )8421BCD。5、(1001.0110)B=( 9.6 )H6（）2=（ 105 ）10=（ 69 ）167、十六進制數(shù)（7E.5C）16等值的二進制數(shù)為（.）2,等值的八進制數(shù)為（176.270）88（37）10=（）2=（ 25 ）169.(B4)16 ，（178）10， ()2中最

2、大數(shù)為(B4)16，最小數(shù)為_()210將十進制數(shù)287轉(zhuǎn)換成二進制數(shù)是；十六進制數(shù)是11F。、11位十六進制數(shù)轉(zhuǎn)化為二進制數(shù)有_20_位12十進制數(shù)238轉(zhuǎn)換成二進制數(shù)是_；十六進制數(shù)是_ EE _。13(33)10=( 21 )16=( )214. 將十進制數(shù)45轉(zhuǎn)換成十六進制為 (2D)16 。15二進制數(shù)A=，B=10111，則A-B= 。16十進制數(shù)228轉(zhuǎn)換成二進制數(shù)是()2；十六進制數(shù)是(E4)16 .考點2 觸發(fā)器的種類及特征方程 重點1根據(jù)觸發(fā)器功能的不同，可將觸發(fā)器分成四種，分別是 RS 觸發(fā)器、 JK 觸發(fā)器、 T 觸發(fā)器和 D觸發(fā)器。對于上升沿觸發(fā)的D觸發(fā)器，它的次態(tài)僅

3、取決于CP_上升_沿到達時_D_的狀態(tài)。2、D觸發(fā)器的特征方程為（ ） ，JK觸發(fā)器的特征方程為 （ ），T觸發(fā)器的特征方程為RS觸發(fā)器的特性方程為Qn+1=；約束方程為_RS=0_。若將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，則應(yīng)令D= 3、對邊沿JK觸發(fā)器，若現(xiàn)態(tài)為0時，若要次態(tài)為1有K= 0 ，J= 1和 K= 1 ，J= 1 兩種方法。3對邊沿JK觸發(fā)器，若現(xiàn)態(tài)為1時，若要次態(tài)為1有K= 0 ，J= 1 和K= 0 ，J= 0 兩種方法。4對主從RS觸發(fā)器，若現(xiàn)態(tài)為1時，若要次態(tài)為1有R= 0 ，S= 1 和 R= 0 ，S= 0 兩種方法。5欲將觸發(fā)器置為“1”態(tài)，應(yīng)使= 1 , = 0 。6.TT

4、L集成JK觸發(fā)器正常工作時，其和端應(yīng)接 高 電平考點3A/D裝換1能將模擬信號轉(zhuǎn)換成數(shù)字信號的電路，稱為A/D ；而將能把數(shù)字信號轉(zhuǎn)換成模擬信號的電路稱為 D/A 。2逐次逼近型ADC的數(shù)碼位數(shù)越多，轉(zhuǎn)換結(jié)果越（精確），但轉(zhuǎn)換時間越 （長）。3A/D轉(zhuǎn)換器以輸出二進制代碼的位數(shù)表示分解度的好壞，其位數(shù)越多說明量化誤差越小，轉(zhuǎn)換精度越高。4若要求D/A轉(zhuǎn)換器的精度要小于0.25%，至少應(yīng)選_9_位的D/A轉(zhuǎn)換器。5、 轉(zhuǎn)換精度 和 轉(zhuǎn)換速度 是A/D、D/A轉(zhuǎn)換器的兩個最重要的指標6在A/D轉(zhuǎn)換器中性能最穩(wěn)定、抗干擾能力最強的是 雙積分型A/D轉(zhuǎn)換器 ，而轉(zhuǎn)換速度最快的是 并聯(lián)型A/D轉(zhuǎn)換器 。

5、A/D轉(zhuǎn)換的一般步驟包括 采樣 、 保持 、 量化 和編碼。6、對8位D/A轉(zhuǎn)換器，若VREF=8V，當(dāng)輸入數(shù)字量為時（）2時，輸出電壓為 -3.062 V。74位DAC中，基準電壓=10V，D3D2D1D0=1010時對應(yīng)的輸出電壓為 -6.25V 。8、已知被轉(zhuǎn)換的信號的上限截止頻率為10kHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于（ 20 ）kHz；完成一次轉(zhuǎn)換所用的時間應(yīng)小于（ 50s ）?？键c 4 TTL門電路8在TTL類電路中，閑置輸入端可懸空，其等效于接 高 電平，而CMOS類門電路的閑置輸入端絕不允許 懸空 。1. 除去高、低電平兩種輸出狀態(tài)外，三態(tài)門的第三態(tài)輸出稱為高阻狀態(tài)。8一個

6、三態(tài)門如圖1， 當(dāng)E=_0_時，Y=。 13.圖1所示電路中，Y1 ；Y2 ；Y3 ; Y4 。1Y21&11ABY1VCC ABCABY3&=1ABCY4&1“1”D3.圖1.1中G1和G2為三態(tài)門，G3為TTL或非門。若取R=100k，則F= 0 ；而當(dāng)R=100時， F=。 圖1.1 圖1.24.某計數(shù)器狀態(tài)轉(zhuǎn)換圖如圖該電路為_五_進制計數(shù)器，它有三個無效狀態(tài)，電路能自啟動。考點5概念題1、邏輯函數(shù)有五種不同的表示方法：_邏輯函數(shù)表達式 、_真值表_、卡諾圖 、_邏輯圖 _及波形圖。2RAM 與ROM 2.1半導(dǎo)體存儲器根據(jù)存取方式(讀寫方式)可分為 RAM和 R

7、OM二種類型2.2 ROM電路主要由 存儲矩陣 、 地址譯碼器 、 輸出緩沖器 三部分組成。只讀存儲器（ROM）按照數(shù)據(jù)寫入方式特點不同，分成 掩模ROM、PROM、 EPROM三種。RAM電路主ROM稱為只讀存儲器，其特點是數(shù)據(jù)信息一旦存入后，只能讀出，不能隨意更改，斷電后，信息 不會 丟失。要由 地址譯碼器 、 存儲矩陣 、讀/寫控制電路（輸入/輸出電路）部分組成。RAM是 可讀可寫的隨機 存儲器，ROM是 只讀 存儲器3、觸發(fā)_器是時序邏輯電路最基本的部件；_加法_器是最基本的算術(shù)運算部件。4、移位寄存器既能 _存貯_數(shù)據(jù)，又能完成_移位_功能。6、數(shù)值比較器的比較結(jié)果有：_大于_、_小

8、于_、_等于_。5數(shù)字信號的特點是在 時間上和 數(shù)值上都是斷續(xù)變化的，其高電平和低電平常用 1 和 0 來表示.把高電壓作為邏輯1，低電平作為邏輯0的賦值方法稱作 正 邏輯賦值。組合邏輯電路不存在輸出到輸入的_反饋_通路，因此其輸出狀態(tài)不影響輸入狀態(tài)。在邏輯電路中，三極管通常工作在 飽和 和 截止 狀態(tài)。3、基本邏輯運算有 與、或、非 三種。7半加器和全加器有何不同：半加器做加位時不考慮來自低位的進位，而全加器做加位時考慮來自低位的進位。8常用的七段數(shù)碼顯示器有發(fā)光二極管（LED ）顯示器和 液晶顯示器（ LCD）顯示器 兩種。9將BCD碼翻譯成十個對應(yīng)輸出信號的電路稱為 4位BCD碼譯碼器

9、，它有 4 個輸入端， 10 輸出端。時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為同步時序電路和異步時序電數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路、時序邏輯電路6其他類型1卡諾圖中_相鄰_項只有一個因子不同，同時_兩_個_相鄰_項可以合并為一項，并消去_一_個因子。2卡諾圖中 相鄰 項只有一個因子不同，同時 2n 個 相鄰項 項可以合并為一項，并消去 n 個因子。1. n個變量的邏輯函數(shù)有_2n_個最小項，任意兩個最小項的乘積為_02. 邏輯函數(shù)，它的反函數(shù)表達式為 = 。3. 對于4變量邏輯函數(shù)（變量為AB、C、D），其最小項m6的表達式為過 。4. 函數(shù) 的最小項之和形式

10、是 。5. 邏輯變量的異或表達式為：。6若各門電路的輸入均為A和B，且A=1，B=0；則與非門的輸出為_1_，或非門的輸出為_0_，同或門的輸出為_ 0 _。12. 把高電壓作為邏輯0，低電平作為邏輯1的賦值方法稱作 負 邏輯賦值。一種電路若在正邏輯賦值時為與門，則在負邏輯賦值時為 或非 門 2兩個M進制計數(shù)器，第一個高位接第二個的時鐘端，第一個時鐘端輸入計數(shù)脈沖，此計數(shù)器組成_M2_進制計數(shù)器。兩個N進制計數(shù)器，第一個高位接第二個的時鐘端，第一個時鐘端輸入計數(shù)脈沖組成_N2_進制計數(shù)器3、施密特觸發(fā)器有（2）個穩(wěn)定狀態(tài).，多諧振蕩器有（0 ）個穩(wěn)定狀態(tài)。4、已知Intel 2114是1k&#

11、215;4位的RAM集成電路芯片，它有（10）條地址線，（4）條數(shù)據(jù)線。6、有一八位倒T型電阻網(wǎng)絡(luò)DAC，已知=10V，當(dāng)輸入時輸出的電壓值為（ 5 ）V。5單穩(wěn)態(tài)觸發(fā)器有兩個工作狀態(tài) 暫態(tài)和 穩(wěn)態(tài) ，其中 暫態(tài) 是暫時的7多諧振蕩器是一種波形 產(chǎn)生 電路，它沒有穩(wěn)態(tài)，只有兩個 暫穩(wěn)態(tài) 。2. 若用觸發(fā)器組成某六進制加法計數(shù)器，需要3個觸發(fā)器，有2個無效狀態(tài)。6若要構(gòu)成七進制計數(shù)器，最少用 3 個觸發(fā)器，它有 4 個無效狀態(tài)。4. 當(dāng)數(shù)據(jù)選擇器的數(shù)據(jù)輸入端的個數(shù)為16時，則其地址碼選擇端應(yīng)有 4 位。7. 兩片中規(guī)模集成電路16進制計數(shù)器串聯(lián)后，最大計數(shù)容量為 256 。8.三位二進制編碼器有

12、8個輸入端；3個輸出端。五位二進制譯碼器有5個輸入端；32個輸出端。四位二進制編碼器有 16 個輸入端； 4 個輸出端。5.有6條地址線和8條數(shù)據(jù)線的存儲器有 512 個存儲單元。6.單穩(wěn)態(tài)觸發(fā)器有一個穩(wěn) 態(tài)和一個 暫穩(wěn)態(tài)，在觸發(fā)脈沖作用下，它由 穩(wěn) 轉(zhuǎn)換到 暫穩(wěn)態(tài) ，在 暫穩(wěn)態(tài) 停留一段時間后，又自動返回到 穩(wěn)態(tài) 。1存儲器的存儲容量是指 存儲單元的數(shù)目 。某一存儲器的地址線為A14A0 ，數(shù)據(jù)線為D3D0 ，其存儲容量是 32K×4位。5為了構(gòu)成8K×32bit的RAM，需要 4 塊2K×8bit的RAM，地址線的高 2 位作為地址譯碼的輸入。6某EPROM有8位數(shù)據(jù)線，13位地址線，則其存儲容量為213×8（64KB）位。1、一個譯碼器若有100個譯碼輸出端，則譯碼器地址輸入端至少有_7_個。8