ADV8003規(guī)格書檢討筆記20141022

1、ADV8003規(guī)格書檢討筆記編制：曲巖檢查：承認：目 錄1芯片簡介31.1概述31.2功能模塊簡述31.3接口資源41.4ADV8003系列IC42硬件設(shè)計42.1物理特性42.2電氣特性52.3電源系統(tǒng)及時序52.4主要通信接口62.4.1 I2C62.4.2 SPI62.4.3 HDMI Tx82.4.4 RX_5V92.4.5 DAC92.5工作模式102.6視頻MUXING模式112.7時鐘132.8 PCB布線要求142.8.1模擬/數(shù)字視頻輸出接口142.8.2 DDR2142.8.3電源旁路電容152.8.4 GPIO152.9空端子處理153. 應(yīng)用簡圖151芯片簡介1.1概述

2、ADV8003是一款多輸入視頻信號處理器，可對標清、增清或高清視頻數(shù)據(jù)進行去隔行處理并將其調(diào)節(jié)為高清格式，能夠生成屏幕顯示位圖(OSD)，且以O(shè)SD重疊的形式利用兩個高清多媒體接口(HDMI)發(fā)送器及一個視頻編碼器輸出視頻。可通過多種方式將視頻輸入ADV8003：使用48位TTL像素端口、使用24位外部OSD TTL像素端口或者帶有HDMI發(fā)送器的器件（例如ADV7850）。ADV8003支持CEA-861和VESA規(guī)范中的許多格式，以及其他一些廣泛運用的時序格式。ADV8003擁有主視頻轉(zhuǎn)換器（PVSP）和輔助視頻轉(zhuǎn)換器(SVSP)，可實現(xiàn)多種不同分辨率的同步輸出。隨機降噪、蚊式降噪和塊狀降

3、噪等細節(jié)增強與圖像增強技術(shù)有助于提高最終圖像質(zhì)量。ADV8003的幀速率轉(zhuǎn)換器可實現(xiàn)常見幀速率之間的轉(zhuǎn)換，且支持在特定條件下同時輸出兩種不同的幀速率。內(nèi)部OSD具有高度的靈活性，使得系統(tǒng)設(shè)計人員能夠以各種色彩深度（高達24位真彩色）輕松采用滾動文本和動畫等功能。應(yīng)用l 高端A/V接收器 l 上變頻DVD播放器/錄像機l 藍光播放器/錄像機 l 機頂盒 l 視頻會議 l 獨立視頻處理器 l HDMI分路器 1.2功能模塊簡述圖1功能簡圖主要功能模塊及特點· 視頻信號處理器完整的12位4:4:4 YUV內(nèi)部處理運動自適應(yīng)去隔行，超低角度插值雙轉(zhuǎn)換器，采用ADI專有算法 · 屏幕

4、顯示(OSD)在內(nèi)部生成基于位圖的OSD，允許疊加在一個或者多個視頻輸出上在3D視頻格式上疊加· HDMI發(fā)送器HDMI發(fā)送器 x2內(nèi)容類型位CEC控制器· 內(nèi)置6個DAC 12bit NSV視頻DAC 支持多格式輸出1.3接口資源NO.接口名稱channel描述1DDR2-最大支持1Gb，全能力應(yīng)用時，數(shù)據(jù)率為250MHz2SPIx2Master x1,Slave x13I2Cx1slave4I2Cx2for HDCP，master5INTx3INT0用于OSD，INT1用于Tx，INT2用于Rx6I2Sx83CLK+5DATA。音頻通道不使用7ARCx2音頻通道不使用8

5、XTALx127MHz±50PPM9OSD_INx2460pin TTL輸入，可支持兩路RGB888單獨或者同時輸入10Px3611Rx_INx8串行數(shù)據(jù)輸入12Tx1_OUTx8串行數(shù)據(jù)輸出13Tx2_OUTx8串行數(shù)據(jù)輸出14DACx612bit DAC輸出1.4ADV8003系列IC 上表列出ADV8003系列芯片的主要差異，便于選型。2硬件設(shè)計2.1物理特性1) 尺寸：19x19mm2) 管腳：425 Pin3) ROHS：Pb-Free BGA4) 球距：0.8mm（兩球中心點距離）5) 球徑：0.45mm±0.05mm6) 工作結(jié)溫：0707) 存儲溫度：-65

6、1508) ESD應(yīng)力電壓：待咨詢技術(shù)支持9) 封裝熱阻：待咨詢技術(shù)支持10) Infrared Reflow soldering(20s):2602.2電氣特性名稱TYP精度備注電壓3.3V電源3.3V±3%消耗電流MODE1：99.64mAMODE2：67.93mA1.8V電源1.8V±3%消耗電流MODE1：2296.4mAMODE2：1608.4mADACDAC matching0.90%Crystal頻率27MHz±50ppm 注：mode1:雙輸入、雙HDMI輸出，mode2：單輸入、單HDMI輸出。2.3電源系統(tǒng)及時序 上圖是ADV8003的供電系統(tǒng)

7、圖示意，根據(jù)電流需求及控制盒整體的電源系統(tǒng)，才能進行電源方案設(shè)計。如果選用多個1.8V電源供電，則必須確保DVDD，DVDD_DDR，PVDD_DDR是使用同一個電源。上電時序要求如下：1. 保持RESET和PDN信號為低電平；2. 3.3V電源啟動；3. 3.3V電源達到3.14V后延時至少20ms，1.8V電源啟動；4. 1.8V電源啟動；5. 1.8V電源穩(wěn)定后，RESET允許拉高；6. 推薦再次進行至少5ms的RESET時間 這里的問題是：PWD時序，掉電時序在datasheet中沒有提及。2.4主要通信接口2.4.1 I2C 如上表，I2C工作在快速模式，datasheet中對于注1

8、的解釋為：I2C接口可以運行在更快的模式，在這里被描述為僅工作在快速模式。讀寫時序要求如下：寄存器地址為16bit I2C為開漏輸出，上拉電阻要求：4.7K2.4.2 SPI 外置的SPI flash用于存取OSD data。有以下兩種方式可以訪問SPI registers:SPI slave通信時序如下：SPI master通信時序如下：2.4.3 HDMI Tx2.4.4 RX_5V 串行數(shù)據(jù)Rx能夠監(jiān)視5V電源信號，5V輸入時的規(guī)范如下：5V信號內(nèi)部控制電路包含一個環(huán)形振蕩器，頻率為42MHz±10%，即使在power down模式下依然有效，因此，當5Vpin不使用并且懸空時

9、，內(nèi)部寄存器dis_cable_det_rst需要置為1。2.4.5 DACDAC接口具有兩個RESET pin，分別外接4.12K±1%的電阻，DAC接口的負載電阻為300，如下圖demo電路所示，但是demo電路中負載電阻為330。 為了匹配輸出阻抗，DAC需要外接buffer，根據(jù)過采樣的不同，buffer也會略有差別，下圖實例為16倍的情況，型濾波器在實際設(shè)計中可做預(yù)留，電感以0歐姆電阻代替，其他器件NC即可。過采樣倍數(shù)有2、4、8、16.DAC的參考電壓VREF在不使用時，必須將其用一個0.1uF的電容連接到AVDD22.5工作模式 上表為ADI推薦的工作模式，各模式選取條

10、件如下：Mode1:a)3路獨立輸出；b)噪聲抑制；c)在某一路輸出上疊加OSDMode2:a)3路獨立輸出；b)噪聲抑制；c)多路輸出上疊加OSD；d)每一路都支持OSD和視頻的單獨放大Mode3:a)2路獨立輸出，且分辨率為上調(diào)；b)不要求去隔行處理；c)在同一分辨率輸出上疊加OSDMode4:a)3路獨立輸出；b)噪聲抑制；c)多路路輸出上疊加OSDMode5: a)2路獨立輸出，且分辨率為上調(diào)；b)不要求去隔行處理；c)2路輸出上疊加OSDMode6: a)2路獨立輸出，且分辨率為上調(diào)；b)不要求去隔行處理；c)在某一路輸出上疊加OSDMode7:a)HDMI輸入復(fù)制保護；b)噪聲抑制

11、；c)多路路輸出上疊加OSD；d) 每一路都支持OSD和視頻的單獨放大。模擬OSD輸出逐行。Mode8: a)HDMI輸入復(fù)制保護；b)噪聲抑制；c)多路路輸出上疊加OSD；d) 每一路都支持OSD和視頻的單獨放大。模擬OSD輸出隔行。Mode9: 輸入視頻直接旁路輸出Mode10:OSD data通過24bit TTL輸入，且分辨率小于720p；Mode11: OSD data通過24bit TTL輸入，且分辨率大于720p；Mode12:雙區(qū)顯示Mode13: OSD data通過串行Rx輸入Mode14:3路獨立輸入2.6視頻MUXING模式 數(shù)字處理core的配置較人性化，每一步都可以

12、通過內(nèi)部寄存器進行設(shè)置，為設(shè)計提供了便利性。 下表給出了主副VSP的視頻輸入和輸出格式，其中表示支持，X表示不支持。后級可以通過PtoI模塊將逐行轉(zhuǎn)換為隔行輸出。Video TimingInputoutput farmatPVSPSVSPPVSPSVSPCEA640x480p60720x480p60720(1440)x240p60720(2880)x240p601280x720p601920x1080p1920x1080i60XXX720x480i60XXX720x576p501280x720p501920x1080i50XXX720x576i50XXX720x288p501920x1080p

13、501920x1080p241920x1080p251920x1080p30720p100576p100720p120480p120576p200480p240480i120XXX480i240XXX576i100XXX576i200XXX1080i50-evenXXX1080i100XXX1080i120XXX4kx2k 30 HzXXX4kx2k 25 HzXXX4kx2k 24 HzXXX4kx2k 24 Hz SMPTEXXX1280x720p23.97/24XXXX1280x720p25XXXX1280x720p29.97/30XXXXVESA timingVGASVGAXGAWXG

14、ASXGAWXGA-2UXGAWXGA-3WUXGA2.7時鐘ADV8003具有一個外部時鐘及至少3個內(nèi)部時鐘：2個PLL和一個環(huán)形振蕩器。外部時鐘為27MHz，精度要求為±50ppm以內(nèi)。 根據(jù)選取晶振的負載電容大小計算C1/C2的值： PLL用于設(shè)置輸出視頻分辨率和幀率：兩個PLL需外掛濾波器，通過ELPF引腳實現(xiàn)。下圖為demo中的濾波器電路，169歐姆的電阻應(yīng)是串聯(lián)得到的。 環(huán)形振蕩器用于5V信號探測PIN腳的時鐘。2.8 PCB布線要求2.8.1模擬/數(shù)字視頻輸出接口HDMI TMDS差分線需要跨接100歐姆的電阻，并且盡可能的靠近IC端口。HDMI TMDS在同面等長走線

15、，不要有VIA。ESD器件盡可能靠近HDMI connector放置。DAC模擬輸出走線特征阻抗75歐姆。2.8.2 DDR2DDR2最大支持1Gb（32bit x1或者16bit x2），頻率250MHz。下面是DDR2的PCB layout布線要求。所有DDR2的走線的特征阻抗為75歐姆。2.8.3電源旁路電容 電容距離power pin的距離小于0.5cm，走線遵循先過電容在進入power pin的原則。下表為旁路電容設(shè)計要求。2.8.4 GPIO走線盡可能短，容性負載小于15pF。注意高速信號線屏蔽地的設(shè)置，如PCLK，OSD_CLK，HS，OSD_HS，VS，OSD_VS，DE，OSD_DE，XTALN，and XTALP。2.9空端子處理不使用的端子如果處理不當，極易引