基礎(chǔ)MOS結(jié)構(gòu)CV特性PPT課件

1、11.1 雙端MOS結(jié)構(gòu) 11.1.1 能帶圖 11.1.2 耗盡層厚度 11.1.3 功函數(shù)差 11.1.4 平帶電壓 11.1.5 閾值電壓 11.1.6 電荷分布1第1頁/共48頁11.1 MOS電容 MOS電容結(jié)構(gòu)氧化層厚度氧化層介電常數(shù)Al或高摻雜的多晶Sin型Si或p型SiSiO22第2頁/共48頁實際的鋁線-氧化層-半導(dǎo)體（M:約10000A O:250A S:約0.51mm）3第3頁/共48頁11.1 MOS電容 表面能帶圖:p型襯底(1)負(fù)柵壓情形負(fù)柵壓情形導(dǎo)帶底能級禁帶中心能級費米能級價帶頂能級FSvFSvEEEE4第4頁/共48頁11.1 MOS電容 表面能帶圖:p型襯底

2、(2)小的正柵壓情形小的正柵壓情形大的正柵壓情形大的正柵壓情形(耗盡層)(反型層+耗盡層)dTXFSvFSFiEEEEFSvFSFiEEEE5第5頁/共48頁11.1 MOS電容 表面能帶圖:n型襯底(1)正柵壓情形正柵壓情形FScFSCEEEE6第6頁/共48頁11.1 MOS電容 表面能帶圖:n型襯底(2)小的負(fù)柵壓情形小的負(fù)柵壓情形大的負(fù)柵壓情形大的負(fù)柵壓情形(耗盡層)n型(反型層+耗盡層)n型FScFSFiEEEEFScFSFiEEEE7第7頁/共48頁小節(jié)內(nèi)容 11.1.1 能帶圖 隨便畫能帶圖,要知道其半導(dǎo)體類型 加什么電壓往那里彎曲8第8頁/共48頁11.1 MOS電容 空間電荷

3、區(qū)厚度:表面耗盡情形費米勢費米勢表面勢表面勢表面空間電表面空間電荷區(qū)厚度荷區(qū)厚度s半導(dǎo)體表面電勢與體內(nèi)電勢之差半導(dǎo)體體內(nèi)費米能級與禁帶中心能級之差的電勢表示采用單邊突變結(jié)的耗盡層近似P型襯底型襯底9第9頁/共48頁11.1 MOS電容 空間電荷區(qū)厚度:表面反型情形閾值反型點閾值反型點條件：表面處的電子濃度條件：表面處的電子濃度=體內(nèi)的空穴濃度體內(nèi)的空穴濃度表面空間電荷表面空間電荷區(qū)厚度區(qū)厚度P型襯底型襯底表面電子濃度：exp()FFiiEEnnkTexp()sfpieenkT體內(nèi)空穴濃度：exp()FiFiEEpnkTexp()fpienkT2sfp柵電壓=閾值電壓表面空間電荷區(qū)表面空間電荷區(qū)

4、厚度達(dá)到最大值厚度達(dá)到最大值10第10頁/共48頁11.1 MOS電容 空間電荷區(qū)厚度:n型襯底情形閾值反型點閾值反型點條件：條件：表面勢表面勢=費米勢的費米勢的2倍，表面處的空穴濃度倍，表面處的空穴濃度=體內(nèi)的電子濃度，柵電壓體內(nèi)的電子濃度，柵電壓=閾值電壓閾值電壓表面空間電荷表面空間電荷區(qū)厚度區(qū)厚度表面勢表面勢n型襯底型襯底11第11頁/共48頁11.1 MOS電容 空間電荷區(qū)厚度:與摻雜濃度的關(guān)系實際器件參數(shù)區(qū)間12第12頁/共48頁小節(jié)內(nèi)容 11.1.2 耗盡層厚度 耗盡情況 反型情況 會算其厚度 了解閾值反型點條件 常用器件摻雜范圍13第13頁/共48頁11.1 MOS電容 功函數(shù)差

5、:MOS接觸前的能帶圖金屬的功函數(shù)金屬的費米能級二氧化硅的禁帶寬度二氧化硅的電子親和能硅的電子親和能02gsFsfpEWEEee)2(fpgmsmmseEeWW（電勢表示）差金屬與半導(dǎo)體的功函數(shù)0mFmmWEEe金屬的功函數(shù)半導(dǎo)體的功函數(shù)絕緣體不允許電荷在金屬和半導(dǎo)體之間進(jìn)行交換，14第14頁/共48頁11.1 MOS電容 功函數(shù)差:MOS結(jié)構(gòu)的能帶圖條件：零柵壓，條件：零柵壓， 熱平衡熱平衡零柵壓下氧化物二側(cè)的電勢差修正的金屬功函數(shù)零柵壓下半導(dǎo)體的表面勢修正的硅的電子親和能二氧化硅的電子親和能15第15頁/共48頁11.1 MOS電容 功函數(shù)差:計算公式00 ()2()gmsmfpoxSEe

6、V V83. 0)cm10,K300(V228. 0:SiSiOAleV11. 1:SiV25. 3:SiOSiV20. 3:SiOAlms314222afpgmNTE00bioxSVV 內(nèi)建電勢差：ms功函數(shù)差16第16頁/共48頁11.1 MOS電容 功函數(shù)差:n摻雜多晶硅柵(P-Si)0MOSFET為增強(qiáng)型VG=0時未反型，加有正柵壓時才反型VTN0MOSFET為耗盡型VG=0時已反型，加有負(fù)柵壓后才能脫離反型P型襯底MOS結(jié)構(gòu)26第26頁/共48頁11.1 MOS電容 閾值電壓:n型襯底情形02|2|maxmaxfnFBoxSDfnmsoxssoxSDTPVCQCQCQV27第27頁/

7、共48頁)2(fpgmmseEoxssmsFBCQV/費米勢費米勢表面耗盡層最大厚度表面耗盡層最大厚度單位面積表面耗盡層電荷單位面積表面耗盡層電荷oxoxoxtC/dTaSDxeNQ |max單位面積柵氧化層電容單位面積柵氧化層電容平帶電壓平帶電壓閾值電壓閾值電壓11.1 MOS電容 n型襯底與p型襯底的比較dTdSDxeNQ |max)2(fngmmseEp型襯底MOS結(jié)構(gòu)n型襯底MOS結(jié)構(gòu)oxoxoxtC/oxssmsFBCQV/閾值電壓典型值閾值電壓典型值金屬金屬-半導(dǎo)體功函數(shù)差半導(dǎo)體功函數(shù)差28第28頁/共48頁11.1 MOS電容 表面反型層電子密度與表面勢的關(guān)系316316cm10

8、1V695. 02V347. 0K300cm103sfpsfpanTN反型實例：29第29頁/共48頁11.1 MOS電容 表面空間電荷層電荷與表面勢的關(guān)系半導(dǎo)體表面狀態(tài)的變化時襯底型GSVSip堆積堆積平帶平帶耗盡耗盡弱反型弱反型強(qiáng)反型強(qiáng)反型30第30頁/共48頁小節(jié)內(nèi)容 11.1.6 電荷分布 分布圖n11.1.5 閾值電壓n概念n電中性條件n與誰有關(guān)?如何理解?nN型 P型及摻雜的關(guān)系31第31頁/共48頁11.2節(jié)內(nèi)容 理想情況CV特性 頻率特性 氧化層電荷及界面態(tài)的影響 實例32第32頁/共48頁11.2 C-V特性什么是C-V特性？)(VfdVdQC平帶平帶電容-電壓特性33第33

9、頁/共48頁11.2 C-V特性 堆積狀態(tài)加負(fù)柵壓，堆積層電荷能夠跟得上柵壓的變化，相當(dāng)于柵介質(zhì)平板電容oxoxoxtCC)acc( 平帶平帶本征本征34第34頁/共48頁11.2 C-V特性 平帶狀態(tài)所加負(fù)柵壓正好等于平帶電壓VFB，使半導(dǎo)體表面能帶無彎曲asoxoxoxoxFBeNekTttC平帶平帶本征本征35第35頁/共48頁11.2 C-V特性 耗盡狀態(tài)加小的正柵壓，表面耗盡層電荷隨柵壓的變化而變化，出現(xiàn)耗盡層電容平帶平帶本征本征C相當(dāng)與Cox與Csd串聯(lián)min(dep)oxoxoxoxdTCttx)dep( CxVdG36第36頁/共48頁11.2 C-V特性 強(qiáng)反型狀態(tài)(低頻)加

10、大的正柵壓且柵壓變化較慢，反型層電荷跟得上柵壓的變化平帶平帶本征本征oxoxoxtCC)inv( 37第37頁/共48頁11.2 C-V特性 n型與p型的比較p型襯底MOS結(jié)構(gòu)n型襯底MOS結(jié)構(gòu)38第38頁/共48頁11.2 C-V特性 反型狀態(tài)(高頻)dToxoxoxoxxttCCmin)dep( )inv( 加較大的正柵壓，使反型層電荷出現(xiàn)，但柵壓變化較快，反型層電荷跟不上柵壓的變化，只有耗盡層電容對C有貢獻(xiàn)。此時，耗盡層寬度乃至耗盡層電容基本不隨柵壓變化而變化。MHz1fHz1005f柵壓頻率的影響39第39頁/共48頁小節(jié)內(nèi)容 理想情況CV特性 CV特性概念 堆積平帶耗盡反型下的概念

11、堆積平帶耗盡反型下的計算 頻率特性 高低頻情況圖形及解釋40第40頁/共48頁11.2 C-V特性 氧化層電荷的影響曲線左移，反之右移VCVQFBss例圖:如果Qss均為正電荷,需要額外犧牲負(fù)電荷來中和界面的正電,所以平帶電壓更負(fù)- - - - - + ssFBmsoxQVC平帶電壓41第41頁/共48頁11.2 C-V特性 界面陷阱的分類被電子占據(jù)（在EFS之下）帶負(fù)電，不被電子占據(jù)（在EFS之上）為中性被電子占據(jù)（在EFS之下）為中性，不被電子占據(jù)（在EFS之上）帶正電（界面陷阱）（界面陷阱）受主態(tài)容易接受電子帶負(fù)電正常情況熱平衡不帶電施主態(tài)容易放出電子帶正電圖11.32 氧化層界面處界面態(tài)示意圖42界面態(tài)：半導(dǎo)體界面處允許的能態(tài)界面態(tài)：半導(dǎo)體界面處允許的能態(tài)第42頁/共48頁11.2 C-V特性 界面陷阱的影響:堆積狀態(tài)堆積狀態(tài)：界面陷阱帶正電，C-V曲線左移，平帶電壓更負(fù)例圖:需要額外犧牲三個負(fù)電荷來中和界面態(tài)的正電,所以平帶電壓更負(fù)- - - - - -+ 施主態(tài)容易放出電子帶正電43第43頁/共48頁禁帶中央：界面陷阱不帶電，對C-V曲線無影響11.2 C-V特性 界面陷阱的影響:本征狀態(tài)44第44頁/共48頁反型狀態(tài)：界面陷阱帶負(fù)電，C-V曲線右移，閾值電壓更正。11.2 C-V特性 界