低功耗-體系結構

1、功耗功耗問題是近幾年來人們在嵌入式系統(tǒng)的設計中普遍關注的難點與熱點，特別是對于電池供電系統(tǒng)，而且大多數嵌入式設備都有體積和質量的約束。最核心的一點在于硬件最基本構成技術：最核心的一點在于硬件最基本構成技術：CMOSCMOS技術技術（1）對于電池供電系統(tǒng)，延長電池的壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚至能起到保護環(huán)境的作用；（2）安全的需要：例如工業(yè)現(xiàn)場總線設備的本安要求，實現(xiàn)本安要求的一個重要途徑是降低系統(tǒng)的功耗；（3）降低電磁干擾：系統(tǒng)的功耗越低，電磁輻射的能量越小，對其它設備造成的干擾越小，如果所有的電子產品都設計成低功耗的，那么電磁兼容性設計會變得容易；（4）節(jié)能

2、：特別是對電池供電系統(tǒng)來說，節(jié)能更為重要。隨著嵌入式系統(tǒng)的廣泛應用，低功耗問題擺在了設計人員面前。關鍵字：嵌入式系統(tǒng) 低功耗 優(yōu)化低功耗設計包括系統(tǒng)設計、硬件設計、軟件設計、器件的工藝設計等諸多萬面。其中器件的工藝設計主要由半導體器件的廠家來完成，嵌入式系統(tǒng)的應用設計人員只需要關心器件的功耗指標，更多的工作則集中于系統(tǒng)的硬件、軟件以及它們之間的配合方面。既然要進行低功耗設計，那么我們就要知道功耗產既然要進行低功耗設計，那么我們就要知道功耗產生的原因，只有這樣才能從根本上使功耗問題得到生的原因，只有這樣才能從根本上使功耗問題得到改善。改善。P=V2(?)f(?)C+Pstatic其中Pstati

3、c是靜態(tài)功耗，是V工作電壓，是f工作頻率，是C負載電容。?表示：式中V2與f功耗相關的因素越大，功耗越大,但不是線性的。由于目前大多數電路采用CMOS工藝，靜態(tài)功耗很小,可以忽略。起主要作用的是動態(tài)功耗，因此降低因此降低功耗可以從降低動態(tài)功耗入手。功耗可以從降低動態(tài)功耗入手。 系統(tǒng)中的動態(tài)能量消耗占主要部分，隨著工藝的縮放,泄漏電流的比例逐漸增大。如果不使用任何泄漏控制機制，未來的工藝中動態(tài)能量消耗和靜態(tài)能量消耗比例會基本相當。計算機系統(tǒng)是由軟件和硬件組成的系統(tǒng)，低功耗問題必須從軟件和硬件兩方面綜合考慮。計算機系統(tǒng)包括中心處理器、主存和I/O設備。一般來說，磁盤設備的能量消耗要比主存和處理器的

4、功耗大幾個量級，低功耗的系統(tǒng)往往不使用磁盤系統(tǒng)。內存系統(tǒng)DRAM的能量消耗是處理器能量消耗的幾十倍到幾百倍。處理器內部的動態(tài)能量消耗又由時鐘系統(tǒng)、數據路徑、存儲系統(tǒng)和控制I/O等組成。時鐘門(clock gating)減少切換電容存儲系統(tǒng)減少切換電容編碼和緩存減少切換活動因子泄漏能量減少技術動態(tài)電壓縮放(dynamic voltage scaling,簡稱DVS)降低電壓首先來看一個公式： P=V2(?)f(?)C+Pstatic 系統(tǒng)的動態(tài)功耗和電壓成二次方關系,降低供應電壓可以降低系統(tǒng)的動態(tài)功耗,動態(tài)電壓縮放在系統(tǒng)運行時動態(tài)改變電壓動態(tài)改變電壓.一般可以設置幾個離散電壓值,軟件可以根據需求

5、在幾個電壓值之間進行動態(tài)調整.適用的處理器包括Transmeta Crusoe,Intel Xscale和AMD K6 III+.電壓切換存在一定的能量開銷和時間開銷.時鐘門(clock gating)減少切換電容時鐘系統(tǒng)的能量消耗占CPU總功耗的很大一部分,減少時鐘系統(tǒng)的切換電容對總功耗有很大的作用.一種實際有效的方法是劃分時鐘網絡,即在每個周期只允許必要的部分進行切換.這可以通過時鐘門來實現(xiàn).不過這種方法仍存在一些問題：使用時鐘門關閉的部件一般不能及時恢復正常狀態(tài),并且時鐘系統(tǒng)可能產生小故障,這是使用時鐘門存在的問題.如何有效地使用時鐘門關閉功能部件,如何及時地將關閉的功能部件恢復到正常狀

6、態(tài)以降低性能損失是軟件需要解決的問題.存儲系統(tǒng)減少切換電容CPU內部的cache,TLB*,分支緩存占能量消耗的很大部分,DRAM的功耗又是CPU的幾十倍,磁盤設備更是重要的能量消耗源.低功耗的存儲系統(tǒng)對降低系統(tǒng)功耗有很大作用.除了傳統(tǒng)的多運行模式磁盤、內存系統(tǒng)以外,很多新的硬件技術用來解決存儲系統(tǒng)的運行時功耗. 新的cache技術：處理器的發(fā)展集成了越來越大的芯片內cache,大的cache造成了大量的能量消耗.在保持程序性能的前提下,功耗最優(yōu)的cache大小和結構隨著負載的變化而變化.于是產生了可重配置的cache和動態(tài)關閉cache行的cache,這些cache設計的主要目的是減少動態(tài)切

7、換的電容量,降低功耗. 多bank的內存結構：為了降低訪存的切換電容量,將存儲結構劃分為多個bank,每次只訪問部分部件,不使用的內存bank可以關閉.這些動態(tài)的存儲系統(tǒng)部件為存儲系統(tǒng)的能量優(yōu)化提出了新問題,如動態(tài)cache結構下,如何有效利用cache,保證性能并提高能量效率?采用什么樣的方法進行cache數據的映射?基于分頁的操作系統(tǒng)如何有效利用多bank的內存系統(tǒng)?程序如何有效地局部化,利用多個內存bank降低功耗?編碼和緩存減少切換因子應用中很多計算存在重復部分,可以在功能部件中增加cache,將計算的結果保存.如果又有同樣操作數的計算,則直接使用原來的值.這種方法減少了切換活動,降低了功耗.有些計算使用的操作數不需要很高的精度,低位部分就足夠了,這樣可以通過一些技術監(jiān)測冗余的高位部分,避免高位部分的計算以降低功耗泄漏能量減少技術 泄漏能量消耗是今后工藝發(fā)展面臨的重要問題之一,泄漏控制的主要方式有: A. 輸入向量控制(IVC) B. 增加閾值電壓(MTCMOS,BBC) C. 關閉供應電壓(power supply gating,簡稱PSG) D. 動態(tài)電壓縮放 系統(tǒng)中的指令類型是多種多樣的,每種指令使用的功能部件或設備都是不同的,以往的任務調度和指令調度策略很少考慮到設備類型的因素.在新的低功耗技術支持下的系統(tǒng),這些可能是關鍵的因素.程序執(zhí)行期間對設