波形發(fā)生器課程設(shè)計

1、單片機原理及應(yīng)用課程設(shè)計題 目： 用單片機實現(xiàn)的波形發(fā)生器 專 業(yè)： 10自動化（2） 學(xué) 號： 201010320220 姓 名： 完成日期： 2013-6-28 指導(dǎo)教師： 張 玲 單片機原理及應(yīng)用課程設(shè)計任務(wù)書班級： 姓名： 指導(dǎo)老師：張 玲 2013年 6 月 28 日設(shè)計題目：用單片機實現(xiàn)的波形發(fā)生器設(shè)計任務(wù)1 以單片機為主控制器設(shè)計一波形發(fā)生器，通過示波器觀察所得的信號波形。2 通過功能選擇，可輸出方波、正弦波和三角波。設(shè)計要求1 調(diào)研、查找并收集資料。2 總體設(shè)計。3 硬件設(shè)計:：用A4紙畫出硬件的接線圖。4 軟件設(shè)計：畫流程圖及編寫程序。5 撰寫設(shè)計說明書（字?jǐn)?shù)約2500字左右

2、）。6 參考資料目錄參考資料單片機原理及接口技術(shù) 胡漢才 清華大學(xué)出版社單片機中級教程 張俊謨 北航出版社單片機原理及接口技術(shù) 李全利 高等教育出版社教研室主任簽字： 年 月 日 目錄1 引言42 概述52.1 方案論證5方案一5方案二5方案三53主要芯片介紹63.1 高精度可編程波形發(fā)生器AD9833中文資料63.1.1 AD983363.1.2 AD9833的結(jié)構(gòu)及功能64 軟件程序94.1 程序流程圖94.2 程序95 調(diào)試與實物展示135.1結(jié)果分析135.2 實物圖16附錄：總體電路圖171 引言 信號發(fā)生器是指產(chǎn)生所需參數(shù)的電測試信號的儀器。按信號波形可分為正弦信號、函數(shù)（波形）信

3、號、脈沖信號和隨機信號發(fā)生器等四大類。信號發(fā)生器又稱信號源或振蕩器，在生產(chǎn)實踐和科技領(lǐng)域中有著廣泛的應(yīng)用。各種波形曲線均可以用三角函數(shù)方程式來表示。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電路被稱為函數(shù)信號發(fā)生器。正弦信號是頻率成分最為單一的一種信號，因這種信號的波形是數(shù)學(xué)上的正弦曲線而得名。任何復(fù)雜信號例如音樂信號，都可以通過傅里葉變換分解為許多頻率不同、幅度不等的正弦信號的迭加。方波信號是指電路系統(tǒng)中信號的質(zhì)量，如果在要求的時間內(nèi)，信號能不失真地從源端傳送到接收端，我們就稱該信號是方波信號。信號具有良好的方波信號是指當(dāng)在需要的時候，具有所必需達(dá)到的電壓電平數(shù)值。差的方

4、波信號不是由某一單一因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。主要的方波信號問題包括反射、振蕩、地彈、串?dāng)_等階梯波發(fā)生器產(chǎn)生的階梯信號,在無線電遙測,調(diào)頻信號磁帶記錄以及數(shù)字電壓表中較為有用,有時作為比較基準(zhǔn)電壓.產(chǎn)生階梯波的方法也較多。 實現(xiàn)信號發(fā)生器的方法有很多種，通過模擬電路的脈沖信號發(fā)生電路配合積分微分電路可以產(chǎn)生正弦，三角波，方波信號，而目前市面上有很多集成好的信號發(fā)生器芯片，例如AD9850、AD9833等芯片，能通過單片機等控制器產(chǎn)生頻率可變的很穩(wěn)定和精度很高的基礎(chǔ)信號，本設(shè)計采用AT89S52控制集成芯片AD9833產(chǎn)生正弦波，三角波和方波信號，通過加法器處理方波信號實現(xiàn)方

5、波到階梯波的轉(zhuǎn)變,并利用第二課堂的資源制作成實物，將實驗產(chǎn)生的波形通過數(shù)字示波器測試出來。2 概述 該系統(tǒng)是通過51單片機控制集成的DDS波形發(fā)生器產(chǎn)生三角波，正弦波，方波的電路設(shè)計，經(jīng)過測試系統(tǒng)能產(chǎn)生精確度為0.1HZ的上述波形，頻率范圍可通過控制器使頻率在1HZ3MHZ的穩(wěn)定的波形范圍內(nèi)。該設(shè)計通過了硬件調(diào)試，設(shè)計論文中的波形圖像都來自于數(shù)字示波器的USB flash devide端口。2.1 方案論證方案一：通過DA0832 8位精度的數(shù)字-模擬轉(zhuǎn)換芯片，使用這塊集成芯片優(yōu)點有芯片價格低廉，接口簡單，軟件編寫簡單，但不足之處是芯片產(chǎn)生的合成信號轉(zhuǎn)換速度低，產(chǎn)生信號的頻率范圍很有限方案二：

6、采用純數(shù)字模擬技術(shù)，用NE555史密斯觸發(fā)器產(chǎn)生方波信號，以方波為基波通過模擬電路組成的積分微分電路再生成其他波形，通過手動調(diào)節(jié)電阻從而控制波形頻率，其結(jié)構(gòu)圖如圖1 圖1 該方案的優(yōu)點在于成本很低很低，并且可以免去程序的編制，不需要微處理器的知識，能很好的鞏固硬件知識。但有利必有弊，其缺點在于過多的硬件器件使系統(tǒng)穩(wěn)定性大幅度下降，沒有軟件輔助波形設(shè)定麻煩，波形不穩(wěn)定，最主要的是純模擬電路調(diào)試很麻煩。方案三：采用集成芯片DDS波形發(fā)生器，該系列芯片優(yōu)點突出，其中AD9833是ADI公司生產(chǎn)的一款低功耗,可編程波形發(fā)生器,能夠產(chǎn)生正弦波、三角波、方波輸出。其特點是頻率和相位可通過改變內(nèi)部寄存器來編

7、程，通過主控制器選擇波形，頻率。三線的SPI接口使得線路簡單，軟件編寫簡單，輸出頻率有所提高，其缺點是輸出雜散大。 按鍵輸入頻率和切換波形AT89S52SPI通信AD9833信號發(fā)生器根據(jù)上面的優(yōu)缺點比較綜合論證，本設(shè)計采用方案三。3主要芯片介紹3.1 高精度可編程波形發(fā)生器AD9833中文資料3.1.1 AD9833 AD9833是ADI公司生產(chǎn)的一款低功耗,可編程波形發(fā)生器,能夠產(chǎn)生正弦波、三角波、方波輸出。波形發(fā)生器廣泛應(yīng)用于各種測量、激勵和時域響應(yīng)領(lǐng)域,AD9833無需外接元件,輸出頻率和相位都可通過軟件編程,易于調(diào)節(jié),頻率寄存器是28位的,主頻時鐘為25MHz時,精度為0.1Hz,主

8、頻時鐘為1MHz時,精度可以達(dá)到0.004Hz。可以通過3個串行接口將數(shù)據(jù)寫入AD9833,這3個串口的最高工作頻率可以達(dá)到40MHz,易于與DSP和各種主流微控制器兼容。AD9833的工作電壓范圍為2.3V5.5V。3.1.2 AD9833的結(jié)構(gòu)及功能 電路結(jié)構(gòu) AD9833是一塊完全集成的DDS（Direct Digital Frequency Synthesis）電路,僅需要1個外部參考時鐘、1個低精度電阻器和一個解耦電容器就能產(chǎn)生高達(dá)12.5MHz的正弦波。除了產(chǎn)生射頻信號外,該電路還廣泛應(yīng)外于各種調(diào)制解調(diào)方案。這些方案全都用在數(shù)字領(lǐng)域,采用DSP技術(shù)能夠把復(fù)雜的調(diào)制解調(diào)算法簡化,而且

9、很精確。 AD9833的內(nèi)部電路主要有數(shù)控振蕩器（NCO）、頻率和相位調(diào)節(jié)器、Sine ROM、數(shù)模轉(zhuǎn)換器（DAC）、電壓調(diào)整器,其功能框圖如圖2所示。圖2 AD933的核心是28位的相位累加器,它由加法器和相位寄存器組成,每來1個時鐘,相位寄存器以步長增加,相位寄存器的輸出與相位控制字相加后輸入到正弦查詢表地址中。正弦查詢表包含1個周期正弦波的數(shù)字幅度信息,每個地址對應(yīng)正弦波中0°360°范圍內(nèi)的1個相位點。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號,去DAC輸出模擬量,相位寄存器每經(jīng)過228/M個MCLK時鐘后回到初始狀態(tài),相應(yīng)地正弦查詢表經(jīng)過一個循環(huán)回到初

10、始位置,這樣就輸出了一個正弦波。輸出正弦波頻率為：fOUTM（fMCLK/228） （1）其中,M為頻率控制字,由外部編程給定,其范圍為0M2281。 VDD引腳為AD9833的模擬部分和數(shù)字部分供電,供電電壓為2.3V5.5V。AD9833內(nèi)部數(shù)字電路工作電壓為2.5V,其板上的電壓調(diào)節(jié)器可以從VDD產(chǎn)生2.5V穩(wěn)定電壓,注意：若VDD小于等于2.7V,引腳CAP/2.5V應(yīng)直接連接至VDD。 功能描述 AD9833有3根串行接口線,與SPI、QSPI、MICROWIRE和DSP接口標(biāo)準(zhǔn)兼容,在串口時鐘SCLK的作用下,數(shù)據(jù)是以16位的方式加載到設(shè)備上,時序圖如圖3所示,FSYNC引腳是使能

11、引腳,電平觸發(fā)方式,低電平有效。進(jìn)行串行數(shù)據(jù)傳輸時,FSYNC引腳必須置低,要注意FSYNC有效到SCLK下降沿的建立時間t7的最小值。FSYNC置低后,在16個SCLK的下降沿數(shù)據(jù)被送到AD9833的輸入移位寄存器,在第16個SCLK的下降沿FSYNC可以被置高,但要注意在SCLK下降沿到FSYNC上升沿的數(shù)據(jù)保持時間ts的最小和最大值。當(dāng)然,也可以在FSYNC為低電平的時候,連續(xù)加載多個16位數(shù)據(jù),僅在最后一個數(shù)據(jù)的第16個SCLK的下降沿的時將FSYNC置高,最后要注意的是,寫數(shù)據(jù)時SCLK時鐘為高低電平脈沖,但是,在FSYNC剛開始變?yōu)榈蜁r,（即將開始寫數(shù)據(jù)時）,SCLK必須為高電平（

12、注意t11這個參數(shù)）。當(dāng)AD9833初始化時,為了避免DAC產(chǎn)生虛假輸出,RESET必須置為1（RESET不會復(fù)位頻率、相位和控制寄存器）,直到配置完畢,需要輸出時才將RESET置為0;RESET為0后的89個MCLK時鐘周期可在DAC的輸出端觀察到波形。AD9833寫入數(shù)據(jù)到輸出端得到響應(yīng),中間有一定的響應(yīng)時間,每次給頻率或相位寄存器加載新的數(shù)據(jù),都會有78個MCLK時鐘周期的延時之后,輸出端的波形才會產(chǎn)生改變,有1個MCLK時鐘周期的不確定性,因為數(shù)據(jù)加載到目的寄存器時,MCLK的上升沿位置不確定。3.2 89S52介紹 AT89S52是一種低功耗、高性能CMOS 8位微控制器，

13、具有8K 在系統(tǒng)可編程Flash 存儲器。使用Atmel 公司高密度非易失性存儲器技術(shù)制造，與工業(yè)80C51 產(chǎn)品指令和引腳完全兼容。片上Flash允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，擁有靈巧的8 位CPU 和在系統(tǒng)可編程Flash，使得AT89S52在眾多嵌入式控制應(yīng)用系統(tǒng)中得到廣泛應(yīng)用。4 軟件程序4.1 程序流程圖圖6示出了AD9833的軟件流程。無論是寫控制寄存器、頻率寄存器還是相位寄存器、在寫數(shù)據(jù)之前都需要把選通信號置為有效狀態(tài),這樣寫入的數(shù)據(jù)才會有效,否則無效。在DSP發(fā)送完1個數(shù)據(jù)字后將產(chǎn)生SPI中斷請求,本設(shè)計中未使用中斷方式,而且通過查詢中斷標(biāo)

14、志來跳出,并虛讀DSP的接收緩沖器清除中斷標(biāo)志。 圖34.2 程序#include <reg52.h>#include <intrins.h>#define BITB 0x0800sbit fsync = P14;sbit sclk = P15;sbit sdata = P16;#define DDS_SCLK_UP sclk=1#define DDS_SCLK_DOWN sclk=0#define DDS_SDATA_UP sdata=1#define DDS_SDATA_DOWN sdata=0#define DDS_FSYNC_UP fsync=1#define

15、DDS_FSYNC_DOWN fsync=0unsigned int Config_Data8;void delay2us(unsigned char i) while (-i);void writeDDS2Byte(unsigned int config) unsigned char i;DDS_SCLK_DOWN;_nop_();DDS_FSYNC_UP;_nop_();DDS_SCLK_UP;delay2us(1);DDS_FSYNC_DOWN;_nop_();for (i=0; i<16; i+) if (config & 0x8000) DDS_SDATA_UP;els

16、e DDS_SDATA_DOWN;delay2us(1);DDS_SCLK_DOWN;delay2us(1);DDS_SCLK_UP;config <<= 1;DDS_FSYNC_UP;_nop_();DDS_SCLK_DOWN;delay2us(100);/波形發(fā)生函數(shù)/入口參數(shù): 頻率:Freq (<=12000000)/ 形狀:0(正弦波),1(三角波),2(方波)/默認(rèn): Fmclk=25MHz, 0相移，方波不分頻.void waveGenerate(unsigned long Freq,unsigned char Shape) unsigned long temp

17、; unsigned char k; if(Freq>12000000) Freq=12000000; switch(Shape) case 0: Config_Data0=0x2108; Config_Data7=0x2008; break; case 1: Config_Data0=0x210A; Config_Data7=0x200A; break; case 2: Config_Data0=0x2128; Config_Data7=0x2028; break; default:Config_Data0=0x2108; Config_Data7=0x2008; temp=Freq*

18、13.4217728; /temp=Freq*(0x10000000/25000000); Config_Data1=temp&0x3fff; Config_Data3=Config_Data1; Config_Data2=(temp&0x0fffc000)>>14; Config_Data4=Config_Data2; Config_Data1=Config_Data1|0x4000; Config_Data2=Config_Data2|0x4000; Config_Data3=Config_Data3|0x8000; Config_Data4=Config_Da

19、ta4|0x8000; Config_Data5=0xC000; Config_Data6=0xE000; for(k=0;k<8;k+) writeDDS2Byte(Config_Datak); /* for (;) writeDDS2Byte(0xc000); for (k=200;k;k-); writeDDS2Byte(0xc000|2047); for (k=200;k;k-); */void DDS_2FSK(unsigned long freq1, unsigned long freq2, unsigned char shape) unsigned long temp; u

20、nsigned char k; if (freq1>12000000) freq1=12000000; if (freq2>12000000) freq2=12000000; switch(shape) case 0: Config_Data0=0x2108; Config_Data7=0x2008; break; case 1: Config_Data0=0x210A; Config_Data7=0x200A; break; case 2: Config_Data0=0x2128; Config_Data7=0x2028; break; default:Config_Data0=

21、0x2108; Config_Data7=0x2008; temp=freq1*13.4217728; /temp=Freq*(0x10000000/20000000); Config_Data1=temp&0x3fff; Config_Data2=(temp&0x0fffc000)>>14; temp=freq2*13.4217728; Config_Data3=temp&0x3fff; Config_Data4=(temp&0x0fffc000)>>14; Config_Data1=Config_Data1|0x4000; Config_Data2=Config_Data2|0x4000; Config_Data3=Config_Data3|0x8000; Config_Data4=Config_Data4|0x8000; Config_Data5=0xC000; Config_Data6=0xE000; for(k=0;k<8;k+) writeDDS2Byte(Config_Datak); while (1) for (k=200; k; k-);writeDDS2Byte(Config_Data7 | BITB);for (k=200; k; k-)