全國大學生電子設計競賽——通信培訓教程教材

1、2011 2011 年全國大學生電子設計競賽試題參賽注意事項（1）2011 年8 月31 日8:00 競賽正式開始。本科組參賽隊只能在【本科組】題目中任選一題；高職高專組參賽隊在【高職高專組】題目中任選一題，也可以選擇【本科組】題目。（2）參賽隊認真填寫登記表內容，填寫好的登記表交賽場巡視員暫時保存。（3）參賽者必須是有正式學籍的全日制在校本、?？茖W生，應出示能夠證明參賽者學生身份的有效證件（如學生證）隨時備查。（4）每隊嚴格限制3 人，開賽后不得中途更換隊員。（5）參賽隊必須在學校指定的競賽場地內進行獨立設計和制作，不得以任何方式與他人交流，包括教師在內的非參賽隊員必須迴避，對違紀參賽隊取消

2、評審資格。（6）2011 年9 月3 日20:00 競賽結束，上交設計報告、制作實物及登記表，由專人封存。【本科組】 設計一個簡易數(shù)字信號傳輸性能分析儀，實現(xiàn)數(shù)字信號傳輸性能測試；同時，設計三個低通濾波器和一個偽隨機信號發(fā)生器用來模擬傳輸信道。 簡易數(shù)字信號傳輸性能分析儀的框圖如圖 1 所示。圖中，V1 和 V1-clock 是數(shù)字信號發(fā)生器產生的數(shù)字信號和相應的時鐘信號；V2 是經過濾波器濾波后的輸出信號；V3 是偽隨機信號發(fā)生器產生的偽隨機信號；V2a 是V2 信號與經過電容C的V3 信號之和，作為數(shù)字信號分析電路的輸入信號； V4 和V4-syn 是數(shù)字信號分析電路輸出的信號和提取的同步

3、信號。 1基本要求 （1）設計并制作一個數(shù)字信號發(fā)生器： a）數(shù)字信號V1 為f1(x) =1+ x 2 + x 3 + x 4 + x 8的 m m 序列，序列，其時鐘信號為V1-clock； b）數(shù)據率為10100kbps，按10kbps 步進可調。數(shù)據率誤差絕對值不大于1； c）輸出信號為TTL 電平。 （2）設計三個低通濾波器，用來模擬傳輸信道的幅頻特性： a）每個濾波器帶外衰減不少于40dB/十倍頻程； b）三個濾波器的截止頻率分別為100kHz、200kHz、500kHz，截止頻率誤差絕對值不大于10； c）濾波器的通帶增益AF 在0.24.0 范圍內可調。（3）設計一個偽隨機信號

4、發(fā)生器用來模擬信道噪聲： a）偽隨機信號V3 為f2 (x) =1+ x + x 4 + x 5 + x 12的 m序列序列； b）數(shù)據率為10Mbps，誤差絕對值不大于1； c）輸出信號峰峰值為100mV，誤差絕對值不大于10% 。（4）利用數(shù)字信號發(fā)生器產生的時鐘信號V1-clock 進行同步，顯示數(shù)字信號V2a 的信號眼圖，并測試眼幅度。2發(fā)揮部分發(fā)揮部分 （1）要求數(shù)字信號發(fā)生器輸出的V1 采用曼徹斯特編碼。 （2）要求數(shù)字信號分析電路能從V2a 中提取同步信號V4-syn 并輸出；同時，利用所提取的同步信號V4-syn 進行同步，正確顯示數(shù)字信號V2a 的信號眼圖。（3）要求偽隨機信

5、號發(fā)生器輸出信號V3 幅度可調，V3 的峰峰值范圍為100mVTTL 電平。（4）改進數(shù)字信號分析電路，在盡量低的信噪比下能從V2a 中提取同步信號V4-syn，并正確顯示V2a 的信號眼圖。（5）其他。三、說明三、說明 1、在完成基本要求時，數(shù)字信號發(fā)生器的時鐘信號V1-clock 送給數(shù)字信號分析電路（圖1 中開關S 閉合）；而在完成發(fā)揮部分時，V1-clock 不允許送給數(shù)字信號分析電路（開關S 開）。 2、要求數(shù)字信號發(fā)生器和數(shù)字信號分析電路各自制作一塊電路板。 3、要求V1、V1-clock、V2、V2a、V3 和 V4-syn 信號預留測試端口。 4、基本要求（1）和（3）中的兩個

6、m 序列，根據所給定的特征多項式f1 (x)和f 2 (x)，采用線性移位寄存器發(fā)生器來生。 5、基本要求（2）的低通濾波器要求使用模擬電路實現(xiàn)。 6、眼圖顯示可以使用示波器，也可以使用自制的顯示裝置。 7、發(fā)揮部分（4）要求的“盡量低的信噪比”，即在保證能正確提取同步信號V4-syn 前提下，盡量提高偽隨機信號V3 的峰峰值，使其達到最大，此時數(shù)字信號分析電路的輸入信號V2a 信噪比為允許的最低信噪比。四、評分標準四、評分標準1.1.硬件設計硬件設計 1.1 1.1 可變時鐘源電路設計可變時鐘源電路設計 用單片機用單片機AT89S51AT89S51控制由控制由AD9851AD9851組成的組

7、成的DDSDDS電路，產生頻電路，產生頻率可變的方波，給率可變的方波，給m m序列提供時鐘信號。時鐘源電路主要包括序列提供時鐘信號。時鐘源電路主要包括單片機單片機AT89S51AT89S51的最小系統(tǒng)、的最小系統(tǒng)、DDSDDS電路、電路、LCD12864LCD12864顯示電路以及顯示電路以及矩陣鍵盤電路。其中單片機的最小系統(tǒng)包括復位電路與晶振電矩陣鍵盤電路。其中單片機的最小系統(tǒng)包括復位電路與晶振電路。路。DDSDDS模塊主要有模塊主要有AD9851AD9851及其外圍電路組成。可變時鐘源電及其外圍電路組成?？勺儠r鐘源電路的系統(tǒng)框圖如圖路的系統(tǒng)框圖如圖1 1所示。所示。4.1 4.1 幅幅 度

8、度 調調 制制 的的 原原 理理圖圖1 可變時鐘源電路的系統(tǒng)框圖可變時鐘源電路的系統(tǒng)框圖 從圖從圖1中可以看出通過矩陣鍵盤向單片機中可以看出通過矩陣鍵盤向單片機AT89S51輸入所輸入所需信號源的頻率，單片機通過控制需信號源的頻率，單片機通過控制AD9851來產生對應頻率的來產生對應頻率的方波，并且通過方波，并且通過LCD12864顯示屏把有關數(shù)據顯示出來。顯示屏把有關數(shù)據顯示出來。 1.1.1 單片機最小系統(tǒng)設計單片機最小系統(tǒng)設計 設計的單片機最小系統(tǒng)如圖2所示。 AT89S51是一種低功耗，是一種低功耗，高性能高性能COMS 8位單片機，位單片機，片內含片內含4k 字節(jié)字節(jié)ISP的可反復的

9、可反復擦寫擦寫1000次的次的Flash只讀程序只讀程序存儲器，器件采用存儲器，器件采用ATMEL公司的高密度、非易失性存公司的高密度、非易失性存儲技術制造，兼容標準儲技術制造，兼容標準MCS-51指令系統(tǒng)及指令系統(tǒng)及80C51引腳結引腳結構，芯片內集成了通用構，芯片內集成了通用8位中位中央處理器和央處理器和ISP Flash存儲單存儲單元。含有元。含有6個中斷源，有片內個中斷源，有片內振蕩器和時鐘電路。振蕩器和時鐘電路。 AT89S51單片機實現(xiàn)了單片機實現(xiàn)了ISP的的在線下載功能，方便下載操在線下載功能，方便下載操作。作。 從圖從圖2中可以看出，復位電路由上電復位與按鍵復位兩個中可以看出，

10、復位電路由上電復位與按鍵復位兩個電路組成，電容電路組成，電容C與電阻與電阻R2組成了上電復位電路。在接通電源組成了上電復位電路。在接通電源瞬間，電容瞬間，電容C3上的降壓很小，電阻上的降壓很小，電阻R2上的電壓接近電源電壓，上的電壓接近電源電壓，此時電容開始充電，在電容充電的過程中此時電容開始充電，在電容充電的過程中RST端電壓逐漸下降，端電壓逐漸下降，當當RST端的電壓小于某一數(shù)值后，單片機脫離復位狀態(tài)。因為端的電壓小于某一數(shù)值后，單片機脫離復位狀態(tài)。因為單片機的管腳單片機的管腳RST的高電平有效時間大于的高電平有效時間大于10ms，CPU才會復位。才會復位。所以電容盡量取大一點，使充電時間

11、所以電容盡量取大一點，使充電時間T=RC大于大于10ms。增加手。增加手動復位按鍵是為了避免死機時無法可靠復位。當復位按鍵按下動復位按鍵是為了避免死機時無法可靠復位。當復位按鍵按下后電容后電容C通過通過R1開始放電。當電容開始放電。當電容C放電結束后，放電結束后，RST端的電端的電位由位由R1與與R2分壓比決定。由于分壓比決定。由于R1R2， 因此因此RST為高電平，為高電平，CPU處于復位狀態(tài)，松手后，電容處于復位狀態(tài)，松手后，電容C開始充電，開始充電，RST端電位逐端電位逐漸下降，漸下降，CPU脫離復位狀態(tài)。脫離復位狀態(tài)。R1的作用在于限制按鍵按下瞬間的作用在于限制按鍵按下瞬間電容電容C3

12、的放電電流，避免產生火花，以保護按鍵觸電。的放電電流，避免產生火花，以保護按鍵觸電。 晶振電路，是晶振電路，是XTAL1與與XTAL2處接的晶振（呈感性）處接的晶振（呈感性）與電容組成的并聯(lián)諧振回路，構成一個自激振蕩器向內部與電容組成的并聯(lián)諧振回路，構成一個自激振蕩器向內部時鐘電路提供振蕩時鐘。振蕩器的頻率主要取決于晶振的時鐘電路提供振蕩時鐘。振蕩器的頻率主要取決于晶振的振蕩頻率，一般晶體可在振蕩頻率，一般晶體可在1.212MHz之間任選，電容之間任選，電容C1、C2的值則有微調的作用，通常取的值則有微調的作用，通常取30PF左右。左右。 單片機的單片機的31腳（腳（/VPP）為片外）為片外程

13、序存儲選用端程序存儲選用端。該引。該引腳有效（低電平）時，只選用片外程序存儲器，否則單片腳有效（低電平）時，只選用片外程序存儲器，否則單片機上電或復位后選用片內程序存儲器。單片機自帶的機上電或復位后選用片內程序存儲器。單片機自帶的4K字字節(jié)的存儲器空間已經夠用，無需外部存儲器，所以使該引節(jié)的存儲器空間已經夠用，無需外部存儲器，所以使該引腳接高電平。腳接高電平。 1.1.2 DDS電路設計電路設計 設計的DDS電路如圖3所示。 從圖從圖3中可以看出，中可以看出，DDS電路的主要元器件就是電路的主要元器件就是AD9851, AD9851可以產生一個穩(wěn)定的頻率和相位且可數(shù)字化編程的?？梢援a生一個穩(wěn)定

14、的頻率和相位且可數(shù)字化編程的模擬正弦波輸出。此正弦波在其內部可以轉化為方波成為設計擬正弦波輸出。此正弦波在其內部可以轉化為方波成為設計所需的時鐘發(fā)生器。所需的時鐘發(fā)生器。AD9851采用的高速內核可接受采用的高速內核可接受32位頻率位頻率控制字，控制字，180MHz系統(tǒng)時鐘，分辨率系統(tǒng)時鐘，分辨率0.04HZ。該。該AD9851包含包含一個特有的一個特有的6REFCLK倍乘器電路，因此無需高速外部晶振，倍乘器電路，因此無需高速外部晶振，可以采用可以采用30MHz晶振。晶振。 AD9851的外圍接著的的外圍接著的30MHz的有源晶振，為的有源晶振，為AD9851提供提供時鐘信號。用單片機的時鐘信

15、號。用單片機的P3.0控制單片機的控制單片機的WCLK腳，用腳，用P3.1控控制制FQUD腳，用腳，用P3.2控制控制RESET腳，單片機的腳，單片機的P1數(shù)據口與數(shù)據口與AD9851的數(shù)據端口進行通信。一般情況下，的數(shù)據端口進行通信。一般情況下，AD9851的的IOUT管腳輸出可變頻率的正弦波，把管腳輸出可變頻率的正弦波，把IOUT與與VINP短接，短接，VOUTP與與VOUTN都可以輸出頻率可變的方波，兩個方波的波形是反都可以輸出頻率可變的方波，兩個方波的波形是反相的。相的。DDS的電路中有兩個地，分別是數(shù)字地與模擬地，為了的電路中有兩個地，分別是數(shù)字地與模擬地，為了防止兩個地之間相互影響

16、，中間接一個防止兩個地之間相互影響，中間接一個0的電阻。的電阻。 1.1.3顯示電路設計顯示電路設計 顯示電路的顯示屏選用LCD12864C-2液晶顯示屏，該液晶顯示屏是一種內部含有國標一級、二級簡體中文字庫的點陣圖形液晶顯示模塊；其顯示分辨率為12864, 內置8192 個1616 點漢字和128 個168 點ASCII 字符集?？梢燥@示84 行1616 點陣的漢字， 也可完成圖形顯示。設計的LCD12864C-2電路如圖4所示。 圖4 LCD12864C-2電路 從圖從圖4中可以看出，顯示屏的中可以看出，顯示屏的IO口與單片機的口與單片機的P2口相接，口相接，顯示屏的三個控制端中顯示屏的三

17、個控制端中RS與單片機的與單片機的P3.5連接，連接，RW與與P3.6連接，連接，E與與P3.7連接。通過調節(jié)電位器連接。通過調節(jié)電位器R來調節(jié)顯示屏的亮來調節(jié)顯示屏的亮度。度。19腳與腳與20腳分別是顯示屏的背光的正極與負極，則分腳分別是顯示屏的背光的正極與負極，則分別接電源的正極（別接電源的正極（+5V）。）。1.2信號發(fā)生器電路設計信號發(fā)生器電路設計 1.2.1 m序列電路設計序列電路設計 m序列是由移位寄存器加反饋后形成的。m序列又叫偽隨機序列，是不能預先確定并且可以重復實現(xiàn)的序列。設計的數(shù)字信號發(fā)生器是8級偽隨機序列，其本原多項式為f1(x)=1+x2+x3+x4+x8, m序列發(fā)生

18、器的結構圖如圖5所示。 圖5 m序列發(fā)生器的結構圖 圖6 m序列電路 1.2.2 曼徹斯特碼發(fā)生器電路設計曼徹斯特碼發(fā)生器電路設計 曼切斯特碼又稱雙相碼曼切斯特碼又稱雙相碼,是用一個周期的正負對稱方波表示是用一個周期的正負對稱方波表示“0”，而用其反相波形表示，而用其反相波形表示“1”?！?”碼碼用用“01”兩位碼表示，兩位碼表示，“1”碼碼用用“10 ”兩位碼表示。如：兩位碼表示。如：消息碼：消息碼： 1 1 0 0 1 0 1雙相碼：雙相碼： 10 10 01 01 10 01 10 雙相碼波形是一種雙極性雙相碼波形是一種雙極性NRZ波形，只有極性相反的兩個電平。它在每波形，只有極性相反的

19、兩個電平。它在每個碼元間隔的中心點都存在電平跳變，所以含有豐富的位定時信息，且沒個碼元間隔的中心點都存在電平跳變，所以含有豐富的位定時信息，且沒有直流分量，編碼過程也簡單。缺點是占用帶寬加倍，使頻帶利用率降低。有直流分量，編碼過程也簡單。缺點是占用帶寬加倍，使頻帶利用率降低。設計的曼切斯特碼電路如圖設計的曼切斯特碼電路如圖7所示。所示。 圖7 曼切斯特碼發(fā)生器的電路設計原理圖 1.2.3 偽隨機信號發(fā)生器電路設計偽隨機信號發(fā)生器電路設計 偽隨機信號仍為偽隨機信號仍為m序列，在此設計系統(tǒng)中作為噪聲與低序列，在此設計系統(tǒng)中作為噪聲與低通濾波器一起來模擬信道，其本原多項式為通濾波器一起來模擬信道，其

20、本原多項式為f2(x)=1+x+x4+x5+x12, 是是12級偽隨機碼序列發(fā)生器，偽隨機信級偽隨機碼序列發(fā)生器，偽隨機信號發(fā)生器的結構圖如圖號發(fā)生器的結構圖如圖8所示。所示。 圖8 偽隨機信號發(fā)生器的結構圖 圖9 偽隨機信號發(fā)生器電路 從圖從圖9可以看出，偽隨機信號發(fā)生器的可以看出，偽隨機信號發(fā)生器的10MHz的時鐘信號由的時鐘信號由FPGA電路產生，在電路產生，在FPGA平平臺下，用數(shù)字鎖相環(huán)法做一個五分頻模塊臺下，用數(shù)字鎖相環(huán)法做一個五分頻模塊6，F(xiàn)PGA芯片芯片EP2C8Q208C8N的的22腳接的是腳接的是FPGA開發(fā)板的開發(fā)板的50MHz的晶振。的晶振。50MHz的方波經過五分頻模

21、塊后就可以轉換成題目要求的的方波經過五分頻模塊后就可以轉換成題目要求的10MHz的的時鐘信號。偽隨機信號的電路設計的原理與時鐘信號。偽隨機信號的電路設計的原理與m序列的電路設計原理相同。序列的電路設計原理相同。 為了使偽隨機序列的輸出信號峰值為100mVTTL電平，可使用AD7520對偽隨機信號的幅度進行調節(jié)。AD7520 是一個十位CMOS 數(shù)模轉換器，采用倒T 形電阻網絡，模擬開關是CMOS 型的，也同時集成在芯片上，但運算放大器是外接的。偽隨機信號幅度可調電路的設計原理圖如圖10所示。 圖10偽隨機信號幅度可調電路的設計原理圖 1.3 低通濾波器電路設計低通濾波器電路設計 無源濾波器隨著

22、負載的增大，通帶內放大倍數(shù)將下降，通帶截止頻率會升高，即無源濾波器電路的通帶放大倍數(shù)及其截止頻率都隨著負載而變化，這不符合信號處理的要求。 為了解決這個缺點在無源濾波器和負載之間加一級運算放大器，由于運算放大器的輸入電阻很大，輸出電阻趨近于0，帶負載能力大大提高。濾波器的截止頻率由RC的值確定，不受負載的影響而且運放還有一定的電壓放大和緩沖作用；用放大器隔離輸入和輸出端，使之可使用多級串聯(lián)方式連接電路。根據頻率特性的基本知識可知，電路中RC環(huán)節(jié)越多，階數(shù)越高，過渡帶將越窄，濾波效果更理想。 經參閱有關資料，發(fā)現(xiàn)巴特沃斯濾波器比較適合設計需要的濾波器設計的要求，巴特沃斯濾波器的特點是帶內信號幅度

23、比較平坦。 要求設計有三個濾波器，第一個濾波器的要求是要求設計有三個濾波器，第一個濾波器的要求是100KHz處衰減為處衰減為3dB，帶外衰減不少于，帶外衰減不少于40dB/十倍頻程，截止頻率誤差十倍頻程，截止頻率誤差不大于不大于10%，濾波器的通帶增益，濾波器的通帶增益Af在在2.04.0之間可調。之間可調。 此濾波器的陡度系數(shù)此濾波器的陡度系數(shù)As=fs/fc=10，即在，即在As為為10時，帶外衰時，帶外衰減至少為減至少為40db。 巴特沃斯濾波器的巴特沃斯濾波器的2階濾波器可以達到題目要求。由于要階濾波器可以達到題目要求。由于要求帶內增益可調，所以在濾波器后面要加一個可調增益的運放求帶內

24、增益可調，所以在濾波器后面要加一個可調增益的運放電路。巴特沃斯濾波器的單元模塊電路圖如圖電路。巴特沃斯濾波器的單元模塊電路圖如圖11所示。所示。 圖11巴特沃斯濾波器的單元模塊電路圖 FC211FC5 .0222FC10.11103該濾波器的兩個復數(shù)極點：=0.5，=0.866.所以，雙極點濾波器元件值為： 一階中電容值為：頻率變換系數(shù)：FSF=2fc=23.14100000=6.28107nFZFSFCC185. 310001028. 627101PFZFSFCC79610001028. 65 . 07202nFZFSFCC592. 110001028. 617303阻抗變換系數(shù)Z取1000

25、；則 用分C01、C02、C03別代替上面的C1,C2,C3；1電阻變換成1K即可。 同理，截止頻率為200K,500K的濾波器設計方法一樣，得出三種濾波器的電路圖為： 截止頻率fc=100kHz的濾波器電路圖如圖12所示。截止頻率fc=200kHz的濾波器電路圖如圖13所示。 圖13 截止頻率fc=200kHz的濾波器電路圖 截止頻率fc=500kHz的濾波器電路圖如圖14所示。 圖14 截止頻率fc=500kHz的濾波器電路圖 1.4 數(shù)字信號分析電路設計數(shù)字信號分析電路設計 圖15 數(shù)字鎖相環(huán)的原理框圖 數(shù)字鎖相環(huán)的原理框圖如圖15所示，它由高穩(wěn)定度振蕩器（晶振）、分頻器、相位比較器和控

26、制器所組成。其中，控制器包括圖中的扣除門、附加門和或門。高穩(wěn)定度振蕩器產生的信號經整形電路變成周期性脈沖，然后經控制器再送入分頻器，輸出位同步脈沖序列。 位同步脈沖的相位調整過程如圖16所示。 數(shù)字信號分析電路的原理圖如圖17所示。 圖17數(shù)字信號分析電路的原理圖 從圖從圖17中可以看出此電路可以提取出曼切斯特碼中的同步信中可以看出此電路可以提取出曼切斯特碼中的同步信號，同步信號作為眼圖的顯示做準備。該電路圖中從號，同步信號作為眼圖的顯示做準備。該電路圖中從inclk輸入輸入DDS電路產生的可變時鐘信號，從電路產生的可變時鐘信號，從input輸入本地時鐘信號，本輸入本地時鐘信號，本地時鐘信號是

27、地時鐘信號是DDS時鐘信號的時鐘信號的4倍。時鐘信號從倍。時鐘信號從inclk進入，產進入，產生曼切斯特碼，然后進入有超前模塊與滯后模塊組成的相位比生曼切斯特碼，然后進入有超前模塊與滯后模塊組成的相位比較器。本地時鐘經過脈沖變形電路后，轉換成窄脈沖，再分別較器。本地時鐘經過脈沖變形電路后，轉換成窄脈沖，再分別經過由或門和與門組成的扣除門、附加門，再經過一個四分頻經過由或門和與門組成的扣除門、附加門，再經過一個四分頻電路，產生的信號到相位比較器中進行與接受碼元信號進行比電路，產生的信號到相位比較器中進行與接受碼元信號進行比較，比較后再進行扣除脈沖或者附加脈沖，最后從較，比較后再進行扣除脈沖或者附

28、加脈沖，最后從output端輸端輸出提取的同步信號。出提取的同步信號。 圖18 變換電路“DCFO” 模塊電原理圖 變換電路“DCFO”模塊電原理如圖18所示。 “超前”脈沖成形電路“chaoqian” 模塊電原理如圖19所示。 圖19 “超前”脈沖成形電路“chaoqian” 模塊電原理“滯后”脈沖成形電路“zhihou”模塊電原理如圖20所示。 圖20 “滯后”脈沖成形電路“zhihou”模塊電原理1.5 掃描信號的電路設計掃描信號的電路設計 示波器顯示波形的原理是將被測信號示波器顯示波形的原理是將被測信號Uy加到示波器的加到示波器的Y 軸偏軸偏轉板上，同時產生一路鋸齒波信號轉板上，同時產

29、生一路鋸齒波信號Ux加到加到 X軸偏轉板上。由于軸偏轉板上。由于鋸齒波的電壓與時間是線性關系，示波器內部的電子束在鋸齒鋸齒波的電壓與時間是線性關系，示波器內部的電子束在鋸齒波的信號作用下，將沿著水平方向勻速移動，而波的信號作用下，將沿著水平方向勻速移動，而Y軸偏轉板上軸偏轉板上的被測電壓信號使電子束上、下移動，在的被測電壓信號使電子束上、下移動，在X與與Y兩對偏轉板的兩對偏轉板的共同作用下，熒光屏上電子束運動的軌跡就可以顯示出被測電共同作用下，熒光屏上電子束運動的軌跡就可以顯示出被測電壓信號壓信號Uy的波形。電子束在鋸齒波電壓的控制下不斷的從左到的波形。電子束在鋸齒波電壓的控制下不斷的從左到右

30、沿右沿 X 軸移動，光點在熒光屏上的位置可通過調節(jié)軸移動，光點在熒光屏上的位置可通過調節(jié) Y 軸和軸和 X 軸兩個方向的位移來決定，當掃描信號的周期是被測波形周期軸兩個方向的位移來決定，當掃描信號的周期是被測波形周期的整數(shù)倍時，將顯示出穩(wěn)定的波形，改變掃描信號的周期就可的整數(shù)倍時，將顯示出穩(wěn)定的波形，改變掃描信號的周期就可以實現(xiàn)波形的基本穩(wěn)定。以實現(xiàn)波形的基本穩(wěn)定。 一般波形的顯示采用的是示波器的內觸發(fā)。題目要求眼一般波形的顯示采用的是示波器的內觸發(fā)。題目要求眼圖的顯示采用示波器的外觸發(fā)模式，并且只能使用示波器的圖的顯示采用示波器的外觸發(fā)模式，并且只能使用示波器的顯示屏。顯示屏。 眼圖的形成是

31、利用示波器的眼圖的形成是利用示波器的余輝余輝作用，掃描所得的每一作用，掃描所得的每一個碼元波形重疊在一起。所以可以利用示波器的個碼元波形重疊在一起。所以可以利用示波器的X-Y模式產模式產生符合題目要求的眼圖。生符合題目要求的眼圖。 在在X-Y的模式下，從的模式下，從CH1通道進入的信號就到了示波器通道進入的信號就到了示波器的的X軸，從軸，從CH2通道進入的信號就到了示波器的通道進入的信號就到了示波器的Y軸，用軸，用X軸軸的信號去掃描的信號去掃描Y軸的信號。因此，在軸的信號。因此，在X-Y的模式下，把鋸齒的模式下，把鋸齒波從波從CH1通道輸入，數(shù)字信號從通道輸入，數(shù)字信號從CH2通道輸入，調節(jié)鋸

32、齒波通道輸入，調節(jié)鋸齒波的掃描頻率，即可得到眼圖。的掃描頻率，即可得到眼圖。 眼圖的顯示需要鋸齒波作為掃描信號，眼圖的顯示需要鋸齒波作為掃描信號，m序列眼圖的掃描信號的做法序列眼圖的掃描信號的做法是：采用是：采用AVR單片機產生占空比為單片機產生占空比為90%的矩形波，此矩形波再經過由運算的矩形波，此矩形波再經過由運算放大器組成的積分電路變換成頻率可變的鋸齒波，此鋸齒波可以當做放大器組成的積分電路變換成頻率可變的鋸齒波，此鋸齒波可以當做m序序列的掃描信號。列的掃描信號。 在示波器的在示波器的X-Y模式下，將一定頻率的模式下，將一定頻率的m序列輸入到示波器的序列輸入到示波器的CH2通通道，將鋸齒

33、波輸入到道，將鋸齒波輸入到CH1通道，通過按鍵調節(jié)鋸齒波的頻率，使鋸齒波的通道，通過按鍵調節(jié)鋸齒波的頻率，使鋸齒波的頻率與頻率與m序列的時鐘信號頻率相等，便可以觀察到眼圖。序列的時鐘信號頻率相等，便可以觀察到眼圖。 曼切斯特碼的眼圖的顯示：從曼切斯特碼中提取同步信號，由于此同曼切斯特碼的眼圖的顯示：從曼切斯特碼中提取同步信號，由于此同步信號為占空比不為步信號為占空比不為50%的矩形波，所以將其直接通過運算放大器組成的的矩形波，所以將其直接通過運算放大器組成的積分電路就可以變換成需要的鋸齒波。在示波器的積分電路就可以變換成需要的鋸齒波。在示波器的X-Y的模式下，將一定的模式下，將一定頻率的曼切斯

34、特碼輸入到示波器的頻率的曼切斯特碼輸入到示波器的CH2通道，將用同步信號變換成的鋸齒通道，將用同步信號變換成的鋸齒波輸入到波輸入到CH1通道，就可以直接顯示眼圖。通道，就可以直接顯示眼圖。 在顯示眼圖的操作過程中不用動示波器，滿足題目要求。矩形波變換在顯示眼圖的操作過程中不用動示波器，滿足題目要求。矩形波變換成鋸齒波的電路采用集成運算放大器做的積分電路，其電路的性能穩(wěn)定，成鋸齒波的電路采用集成運算放大器做的積分電路，其電路的性能穩(wěn)定，帶負載能力強。帶負載能力強。 鋸齒波產生電路原理圖如圖21所示。 圖21 鋸齒波產生電路原理圖 圖圖21中，要將矩形波變換成鋸齒波，就要對矩形波的每半中，要將矩形

35、波變換成鋸齒波，就要對矩形波的每半個周期分別進行不同方向的積分運算。因此，積分時間都等于個周期分別進行不同方向的積分運算。因此，積分時間都等于t=T/2；假設要變換的波形為頻率為；假設要變換的波形為頻率為50kHz，幅度為，幅度為2V的方波。的方波。 則積分時間為則積分時間為 sTt5101215000012由于UA741的最大輸出電壓U= 10V,所以的值需要滿足 ustUE21011025取積分電阻R=10K，所以積分電容為 pFusRC200100002 圖圖21中中Rf是積分漂移泄漏電阻，用來防止積分漂移所造成是積分漂移泄漏電阻，用來防止積分漂移所造成的飽和或截止現(xiàn)象，為了減少誤差，通常要求的飽和或截止現(xiàn)象，為了減少誤差，通常要求Rf=10R=100K；平衡電阻平衡電阻Rp=Rf/R=10K。所以得到如圖。所以得到如圖21的電路圖。的電路圖。 分析計算過程知，積分時間的大小決定的是鋸齒波的幅度分析計算過程知，積分時間的大小決定的是鋸齒波的幅度大小，設計對幅度無要求，即在大小，設計對幅度無要求，即在RC不變的情況下，可以為不不變的情況下，可以為不同頻率的方波做積分電路。實驗證明，此電路圖可以積分的同頻率的方波做積分電路。實驗證明，此電路圖可以積分的頻率達到頻率達到10KHz200KHz,超過這個頻率范圍，鋸齒波會失超過這個頻率范圍，鋸齒波會失真，而這個頻率范圍滿足題目