《數(shù)字邏輯》--實(shí)驗(yàn)指導(dǎo)書(shū)2015最新

1、數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書(shū)計(jì)算機(jī)科學(xué)與技術(shù)與學(xué)院二一五年目 錄實(shí)驗(yàn)一 集成門(mén)電路邏輯功能測(cè)試及邏輯變換1實(shí)驗(yàn)二 組合邏輯電路功能測(cè)試及應(yīng)用電路設(shè)計(jì)5實(shí)驗(yàn)三 觸發(fā)器的應(yīng)用9實(shí)驗(yàn)四 計(jì)數(shù)器及其設(shè)計(jì)12實(shí)驗(yàn)一 集成門(mén)電路邏輯功能測(cè)試及邏輯變換【目的與要求】1、掌握TTL集成邏輯門(mén)電路的邏輯功能和測(cè)試方法。2、掌握TTL器件的使用規(guī)則以及實(shí)現(xiàn)邏輯變換的方法。3、學(xué)習(xí)查閱集成電路器件手冊(cè)，熟悉集成電路封裝與引腳。4、熟悉數(shù)字電路實(shí)驗(yàn)裝置的結(jié)構(gòu)、基本功能和使用方法。【實(shí)驗(yàn)儀器和器件】1、 數(shù)字電路實(shí)驗(yàn)箱2、 實(shí)驗(yàn)器件74LS00、74LS32、74LS86【實(shí)驗(yàn)原理】74LS00為二輸入四與非門(mén)，即在一塊集成芯片

2、內(nèi)含有四個(gè)互相獨(dú)立的與非門(mén)，每個(gè)與非門(mén)有兩個(gè)輸入端。與非門(mén)的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上是低電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為高電平時(shí)，輸出端才是低電平。其邏輯表達(dá)式為：。74LS32為二輸入四或門(mén)，即在一塊集成芯片內(nèi)含有四個(gè)互相獨(dú)立的或門(mén)，每個(gè)或有兩個(gè)輸入端?；蜷T(mén)的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上是高電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為低電平時(shí)，輸出端才是低電平。其邏輯表達(dá)式為：Y=A+B。74LS54是一個(gè)2-3-3-2輸入與或非門(mén)，其邏輯功能為：74LS86為二輸入四異或門(mén)，即在一塊集成芯片內(nèi)含有四個(gè)互相獨(dú)立的異或門(mén)，每個(gè)異或門(mén)有兩個(gè)輸入端。異或門(mén)的邏輯功能

3、是：當(dāng)兩個(gè)輸入為相同的電平時(shí)，輸出端為低電平；當(dāng)兩個(gè)輸入為不同的電平時(shí)，輸出端為高電平。其邏輯表達(dá)式為：。 【實(shí)驗(yàn)內(nèi)容】1、集成邏輯門(mén)電路的功能測(cè)試（1）測(cè)試與非門(mén)74LS00的邏輯功能，給出測(cè)試電路及其真值表。74LS00真值表ABY（2）測(cè)試或門(mén)74LS54的邏輯功能，給出其真值表。由于實(shí)驗(yàn)箱輸入端個(gè)數(shù)的限制，所以為了在現(xiàn)有實(shí)驗(yàn)條件下測(cè)試其功能，對(duì)芯片與或非門(mén)74LS54做如下的連接并進(jìn)行測(cè)試，結(jié)果填入下表。 1 0 074LS54真值表ABCDY（3）測(cè)試或門(mén)74LS32的邏輯功能，給出其真值表。74LS32真值表ABY（4）測(cè)試異或門(mén)74LS86的邏輯功能，給出其真值表。74LS86真

4、值表ABY2、邏輯變換用74LS00器件組成下列電路，給出實(shí)現(xiàn)電路并測(cè)試其邏輯功能。（1） 與門(mén)F=AB（2） 或非門(mén)F=（3） 與或門(mén)F=AB+CD（4） 異或門(mén) 【實(shí)驗(yàn)要求】記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析?！舅伎碱}】1、什么叫正邏輯、負(fù)邏輯？什么叫混合邏輯？2、集成電路的邏輯功能可以用幾種方式來(lái)表示？【集成電路芯片簡(jiǎn)介】數(shù)字電路實(shí)驗(yàn)中所用到的集成芯片都是雙列直插式的，其引腳排列識(shí)別方法是：正對(duì)集成電路型號(hào)（如74LS00）或看標(biāo)記（左邊的缺口或小圓點(diǎn)標(biāo)記），從左下角開(kāi)始按逆時(shí)針?lè)较蛞?，2，3，依次排列到最后一腳（在左上角）。在標(biāo)準(zhǔn)形TTL集成電路中，電源端VCC一般排在左上端，接地

5、端GND一般排在右下端。如74LS00為14腳芯片，14腳為VCC，7腳為GND。若集成芯片引腳上的功能標(biāo)號(hào)為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。【附錄】 集成電路型號(hào)、功能及引腳圖 74LS00 2輸入四與非門(mén) 74LS54 2-3-3-2輸入與或非門(mén) 74LS86 2輸入四異或門(mén) 74LS32 2輸入四或門(mén)16實(shí)驗(yàn)二 組合邏輯電路功能測(cè)試及應(yīng)用電路設(shè)計(jì)【實(shí)驗(yàn)?zāi)康摹?、熟悉常用組合邏輯電路的特點(diǎn)，掌握常用組合電路的功能和測(cè)試方法。2、掌握利用常用組合邏輯電路構(gòu)成組合電路的設(shè)計(jì)方法。3、熟悉數(shù)字電路實(shí)驗(yàn)裝置的結(jié)構(gòu)、基本功能和使用方法。【實(shí)驗(yàn)儀器和器件】1、數(shù)字電路實(shí)驗(yàn)箱2、實(shí)驗(yàn)器件74

6、LS138、74LS151、74LS00、74LS20、74LS54、74LS86等。【實(shí)驗(yàn)原理】1、數(shù)據(jù)選擇器數(shù)據(jù)選擇器又叫“多路開(kāi)關(guān)”。數(shù)據(jù)選擇器在地址碼（或叫選擇控制）的控制下，從幾個(gè)數(shù)據(jù)輸入中選擇一個(gè)并將其送到一個(gè)公共的輸出端。數(shù)據(jù)選擇器的功能類似一個(gè)多擲開(kāi)關(guān)，如圖2-1所示，圖中有八路數(shù)據(jù)輸入D0D7，通過(guò)選擇控制信號(hào)A2、A1、A0（地址碼）從八路數(shù)據(jù)中選中某一路數(shù)據(jù)送至輸出端Y。D0D1數(shù)據(jù)輸入輸出YA0 A1 A2地址碼D6D7圖2-1 八選一數(shù)據(jù)選擇器示意圖數(shù)據(jù)選擇器為目前邏輯設(shè)計(jì)中應(yīng)用十分廣泛的邏輯部件，它有2選1、4選1、8選1、16選1等類別。 2譯碼器譯碼器是一個(gè)多輸

7、入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，可用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示、數(shù)據(jù)分配、存儲(chǔ)器地址譯碼等，常用譯碼器有通用譯碼器和顯示譯碼器。變量譯碼器（又稱二進(jìn)制譯碼器），用以表示輸入變量的狀態(tài)，如2線4線、3線8線和4線16線譯碼器。若有n個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n 個(gè)輸出端供其使用。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)?！緦?shí)驗(yàn)內(nèi)容】 1、常用組合電路邏輯功能驗(yàn)證（1） 測(cè)試3-8譯碼器74LS138的邏輯功能，給出真值表。74LS138真值表輸入G1101

8、1 1 111111 ×000000001 ×00000000A2××00001 11 1A1××00110011A0××01010101輸出（2） 測(cè)試數(shù)據(jù)選擇器74LS151的邏輯功能，給出真值表。74LS151真值表A2A1A0Y1×××0100000001001000110100010101100111 2、組合邏輯電路的設(shè)計(jì)（1）用74LS151設(shè)計(jì)一個(gè)三變量的多數(shù)表決電路，寫(xiě)出設(shè)計(jì)過(guò)程并進(jìn)行硬件測(cè)試，給出測(cè)試電路。（2）用74LS138設(shè)計(jì)一個(gè)全加器電路，寫(xiě)出設(shè)計(jì)過(guò)程并進(jìn)行

9、硬件測(cè)試，給出測(cè)試電路?！緦?shí)驗(yàn)要求】記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析?！靖戒洝?集成電路型號(hào)、功能及引腳圖74LS20 4輸入雙與非門(mén)74LS138 3-8線譯碼器74LS151 8選1數(shù)據(jù)選擇器實(shí)驗(yàn)三 觸發(fā)器的應(yīng)用【實(shí)驗(yàn)?zāi)康摹?、掌握各類觸發(fā)器的邏輯功能、動(dòng)作特點(diǎn)及使用方法。2、熟悉常用集成觸發(fā)器的功能及應(yīng)用。3、掌握觸發(fā)器功能轉(zhuǎn)換的方法?！緦?shí)驗(yàn)儀器和器件】1、數(shù)字電路實(shí)驗(yàn)箱2、實(shí)驗(yàn)器件74LS74、74LS76、74LS00、74LS20等【實(shí)驗(yàn)原理】觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，通常把 Q0、1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q1，0定為“1”狀態(tài)。在一定的

10、輸入信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1基本RS觸發(fā)器圖3-1由兩個(gè)與非門(mén)交叉耦合構(gòu)成的基本RS觸發(fā)器，它具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因?yàn)?（1）時(shí)觸發(fā)器被置“1”；為置“0”端，因?yàn)?（1）時(shí)觸發(fā)器被置“0”，當(dāng)1時(shí)狀態(tài)保持；0時(shí)，觸發(fā)器為無(wú)效狀態(tài)，應(yīng)避免此種情況發(fā)生。圖3-1 基本RS觸發(fā)器2D觸發(fā)器在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為Qn+1D，本實(shí)驗(yàn)采用74LS74雙D觸發(fā)器，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸

11、發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存、移位寄存、分頻和波形發(fā)生等。3JK觸發(fā)器在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS76雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。JK觸發(fā)器的狀態(tài)方程為：J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，Q與為兩個(gè)互補(bǔ)輸出端。JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器?！緦?shí)驗(yàn)內(nèi)容】1、 常用觸發(fā)器功能驗(yàn)證（1） 測(cè)試雙D觸發(fā)器74LS74的邏輯功能，給出功能表。輸入輸出DCPQ01××10××1101

12、11（2） 測(cè)試雙JK觸發(fā)器74LS76的邏輯功能，給出功能表。輸入輸出CPJKQ01×××10×××11001101111011112、觸發(fā)器邏輯功能轉(zhuǎn)換(1)將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器，給出轉(zhuǎn)換表達(dá)式并進(jìn)行電路驗(yàn)證，寫(xiě)出功能表。(2) 將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器，給出轉(zhuǎn)換表達(dá)式并進(jìn)行電路驗(yàn)證，寫(xiě)出功能表?！緦?shí)驗(yàn)要求】記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。 74LS74 正沿觸發(fā)雙D型觸發(fā)器 74LS76 負(fù)沿觸發(fā)雙J-K觸發(fā)器實(shí)驗(yàn)四 計(jì)數(shù)器及其設(shè)計(jì)【實(shí)驗(yàn)?zāi)康摹?、掌握常用時(shí)序邏輯部件的邏輯功能及使用方法。2、熟悉計(jì)數(shù)器的功能以及測(cè)

13、試方法。3、掌握任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法，運(yùn)用集成計(jì)數(shù)器構(gòu)成任意N進(jìn)制計(jì)數(shù)器。4、熟悉數(shù)碼管的基本功能和使用方法?！緦?shí)驗(yàn)儀器和器件】1、數(shù)字電路實(shí)驗(yàn)箱2、實(shí)驗(yàn)器件74LS163、74LS90、74LS00、74LS20等【實(shí)驗(yàn)原理】計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來(lái)計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。計(jì)數(shù)器種類很多，按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器；根據(jù)計(jì)數(shù)進(jìn)制的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器；還有可預(yù)置數(shù)和可編程序功能計(jì)

14、數(shù)器等等。目前，中規(guī)模集成計(jì)數(shù)器品種齊全，使用者只要借助于器件手冊(cè)提供的功能表和工作波形圖以及引腳的排列，就能正確地運(yùn)用這些器件。1集成異步計(jì)數(shù)器74LS90是二五十進(jìn)制異步計(jì)數(shù)器，具有清零和置九功能，其邏輯符號(hào)如圖4-1所示。圖4-1 74LS90邏輯符號(hào)圖圖中：R01、R02為清零端，S91、S92為置九端。R0=R01R02，S9=S91S92，當(dāng)R0=1、S9=0時(shí)計(jì)數(shù)器清零，輸出QDQCQBQA=0000；當(dāng)R0=0、S9=1時(shí)計(jì)數(shù)器置九，輸出QDQCQBQA=1001；當(dāng)R0=0、S9=0時(shí)，計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)。整個(gè)計(jì)數(shù)器由兩部分組成，第一部分是一位二進(jìn)制計(jì)數(shù)器，CPA和QA是計(jì)數(shù)

15、器的時(shí)鐘輸入和計(jì)數(shù)輸出端；第二部分是一個(gè)五進(jìn)制計(jì)數(shù)器，CPB是計(jì)數(shù)器的時(shí)鐘輸入端，QD、QC、QB是計(jì)數(shù)輸出端。如將CPB與QA連接，計(jì)數(shù)脈沖由CPA輸入，即構(gòu)成8421碼異步十進(jìn)制計(jì)數(shù)器，其輸出碼序?yàn)镼D、QC、QB、QA；如將CPA與QD連接，計(jì)數(shù)脈沖由CPB輸入，即構(gòu)成5421碼異步十進(jìn)制計(jì)數(shù)器，其輸出碼序?yàn)镼A、QD、QC、QB。2集成同步計(jì)數(shù)器74LS163是同步四位二進(jìn)制計(jì)數(shù)器，具有清零和預(yù)置功能，其邏輯符號(hào)如圖4-2所示。圖4-2 74LS163邏輯符號(hào)圖圖中：為清零端，為置數(shù)端，ENT、ENP為計(jì)數(shù)控制端，QCC為進(jìn)位輸出，A、B、C、D為預(yù)置數(shù)的數(shù)據(jù)輸入端。=0時(shí)，在CP脈沖

16、上升沿作用下計(jì)數(shù)器清零，輸出QDQCQBQA=0000。=1，=0時(shí)，計(jì)數(shù)器處于置數(shù)狀態(tài)，在CP脈沖上升沿作用下進(jìn)行置數(shù)，輸出QDQCQBQA =DCBA。在=1，=1、ENT、ENP中有0時(shí)計(jì)數(shù)器狀態(tài)保持不變。當(dāng)、ENT、ENP均為1時(shí)，計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)，計(jì)數(shù)器在CP脈沖上升沿作十六進(jìn)制計(jì)數(shù)。當(dāng)完成一個(gè)計(jì)數(shù)循環(huán)，其輸出由1111變?yōu)?000狀態(tài)時(shí)，QCC輸出一個(gè)進(jìn)位脈沖。【實(shí)驗(yàn)內(nèi)容】1、計(jì)數(shù)器功能測(cè)試（1）測(cè)試計(jì)數(shù)器74LS163, 給出功能表。（2）測(cè)試計(jì)數(shù)器74LS90，給出功能表。2、N進(jìn)制計(jì)數(shù)器的設(shè)計(jì)(1) 試用74LS163構(gòu)成8進(jìn)制計(jì)數(shù)器，給出設(shè)計(jì)電路以及電路測(cè)試結(jié)果。(2)

17、試用74LS90構(gòu)成6進(jìn)制計(jì)數(shù)器，給出設(shè)計(jì)電路以及電路測(cè)試結(jié)果?！緦?shí)驗(yàn)要求】記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。【思考題】1比較同步計(jì)數(shù)器與異步計(jì)數(shù)器的優(yōu)缺點(diǎn)。274LS90處于計(jì)數(shù)狀態(tài)時(shí)，S91 、S92端和R01 、R02端各應(yīng)處于什么邏輯電平？【附錄】74LS163 可預(yù)置四位二進(jìn)制計(jì)數(shù)器 74LS163同步四位二進(jìn)制計(jì)數(shù)器功能表輸入輸出ENPENTCPDCBAQDQCQBQA0×××××××000010××abcdabcd1111××××計(jì)數(shù)保持保持110××××××11×0×××××74LS90 二-五-十進(jìn)制異步計(jì)數(shù)器異步計(jì)數(shù)器74LS90功能表輸 入輸 出功 能