用FIFO實(shí)現(xiàn)高速模數(shù)轉(zhuǎn)換器與TMS320C6000系列DSP的接口

1、用FIFO實(shí)現(xiàn)高速模數(shù)轉(zhuǎn)換器與 TMS320C600蓋歹U DSP的接口用FIFO實(shí)現(xiàn)高速模數(shù)轉(zhuǎn)換器與TMS320C6000!列DSP的接口類別：消費(fèi)電子摘要：說明了如何使用 CY7c4265-10AC FIFOfE實(shí)現(xiàn) TMS320C62051 AD904AST（數(shù)轉(zhuǎn)換器的接口，詳細(xì)介紹了 TMS320C6205取FIFO中數(shù)據(jù)的速 度以及如何設(shè)置EMIF的CExCTLS存器的接口時(shí)序。接口時(shí)序在數(shù)字信號(hào)處理 系統(tǒng)中，大多數(shù)高速模數(shù)轉(zhuǎn)換器都不能直接與D S P相連接。F I FO恰好架 起了DSP與ADC之間的一座橋梁，因?yàn)樗芫徴赫f明了如何使用 CY7c4265-10AC FIFOfE

2、實(shí)現(xiàn) TMS320C6205f AD904AST（數(shù)轉(zhuǎn)換器的接口，詳細(xì)介紹了 TMS320C6205取FIFO中數(shù)據(jù)的速 度以及如何設(shè)置EMIF的CExCTLS存器的接口時(shí)序。 關(guān)鍵詞：FIFO; TMS320C60O0接口時(shí)序在數(shù)字信號(hào)處理系統(tǒng)中，大多數(shù)高速模數(shù)轉(zhuǎn)換器都不能 直接與D S P相連接。F I FO恰好架起了D S P與ADC之間的一座橋梁， 因?yàn)樗芫彺娲罅康臄?shù)據(jù)塊。同時(shí)由于D S P訪問外部存儲(chǔ)器器件必須通過外 部存儲(chǔ)器接 口 External Memory Interface EM IF 而C 6 0 0 0系列D S P的EM I F具有很強(qiáng)的接口能力。它不僅具 有很高的

3、數(shù)據(jù)吞吐率（最高1 2 0 OMB/s）,而且可以與目前幾乎所有類 型的存儲(chǔ)器直接接口。本文介紹了用F I FO 在D S P s和模擬前端（AF E s ）之間進(jìn)行數(shù)據(jù)緩存的實(shí)現(xiàn)方法。1 AD9042高速模數(shù)轉(zhuǎn)換器AD 9 0 4 2是一款低功率1 2 b i t的 4 IMS PS模數(shù)轉(zhuǎn)換器。它的快速、高分辨率特點(diǎn)使其非常適合于視頻、多 媒體、圖像處理、高速數(shù)據(jù)采集和通信等很多應(yīng)用領(lǐng)域。圖1為A D 9 0 4 2 的采樣時(shí)序圖。由該圖可以看出：AD 9 0 4 2不能與TMS 3 2 0 c 6 2 0 5直接相連。因?yàn)锳DC總是在進(jìn)行數(shù)據(jù)輸出，因此輸出無高阻狀態(tài)，而如果 模數(shù)轉(zhuǎn)換器直接

4、與DSP總線相連接，DSP就不能使用其它外圍設(shè)備了，而 且DS P必須在每個(gè)轉(zhuǎn)換時(shí)鐘周期讀一次采樣數(shù)據(jù)，這樣，即使使用DMA通 道傳輸也是不可能實(shí)現(xiàn)的，因?yàn)槠渌鈬O(shè)備也要使用總線。雖然采樣鎖存可 以解決數(shù)據(jù)總是輸出的問題，但是，如果模數(shù)轉(zhuǎn)換器運(yùn)行在4 1MSPS,那 么，D S P每2 4ns就要讀一次新采樣。這將占去D S P中的大部分I/O 帶寬，此時(shí)如果D S P處于b u s y態(tài)，那么在2 4ns內(nèi)就不能讀取下一次 采樣，這樣將使數(shù)據(jù)丟失。一個(gè)比較好的解決辦法是使用F I F O作為輸入緩沖，由A D C把采 樣轉(zhuǎn)換的值同步寫進(jìn)F I FOo每寫入一塊數(shù)據(jù)便向D S P發(fā)出一信號(hào)，

5、以提 醒D S P從F I F O中讀取數(shù)據(jù)塊。這樣比單次讀的效率要快很多。2 CY7C4265-10ACH步 FIFOC Y 7 c 4 2 6 5 是高速低功耗C MO S 時(shí)鐘F I FO存儲(chǔ)器。它是一款同步F I FO,意思是它的讀寫端口使用同步 接口，每一個(gè)端口的時(shí)鐘都是互相獨(dú)立的，這些時(shí)鐘可以同步，也可以異步。這使得F I FO的讀寫口能以不同的速度運(yùn)行。傳統(tǒng)的F I FO在進(jìn)行數(shù)據(jù)傳 輸時(shí)通常要求額外的控制邏輯，而新一代CY 7 c 4 2 6 5則可實(shí)現(xiàn)F I F O 與DSP之間的無縫連接。3 F I F O與EM I F的連接C 6 0 0 0系列D S P的EM I F具

6、有很強(qiáng)的接口能力，它可以連接不同類型的存儲(chǔ)器，如異步S RAM SDRAM、SBSRAM 等。3. 1E M I F 與 F I F O 的接口 CY 7c4265 FIFOs提供有與D S P的無縫連接，這樣的無縫連接要求 F I FO作為一個(gè)輸出緩沖器。而當(dāng)F I FO作為輸入緩沖器時(shí)，F(xiàn) I FO是 EMI F的唯一異步設(shè)備。本設(shè)計(jì)恰好讓F I FO作為輸入緩沖器，且就此一 個(gè)異步設(shè)備，因而避免了復(fù)雜的接口邏輯。圖2是EMI F與F I FO接口的 具體硬件實(shí)現(xiàn)，F(xiàn) I - F O的半滿標(biāo)志H F作為D S P的輸入信號(hào)。H F用于告 訴D S P此時(shí)F I F O中的有效數(shù)據(jù)是可以讀取

7、的（而且容量是F I F?？偞?小的一半），以便D S P產(chǎn)生一個(gè)中斷來讀取F I FO中的數(shù)據(jù)塊。3.2 D S P讀F I F O時(shí)序在這個(gè)高速微弱信號(hào)數(shù)據(jù)采集卡的設(shè)計(jì)中，C 6 2 0 5的 時(shí)鐘頻率為2 0 0 MHz,且沒有使用其它外部控制邏輯。圖2中，EM I F 異步接口提供的控制信號(hào)可以通過不同的組合（并非都需要）實(shí)現(xiàn)與不同類型 器件的無縫接口。EMI F的CExC T L寄存器負(fù)責(zé)設(shè)置異步讀/寫操作的 接口時(shí)序，以滿足對(duì)不同速度異步器件的存取要求。C 6 0 0 0異步接口時(shí)序 具有很強(qiáng)的可編程性，每個(gè)讀/寫周期由三個(gè)階段構(gòu)成：建立時(shí)間（S c t u p）、觸發(fā)時(shí)間（Str

8、obe）、保持時(shí)間（Hold）。其中建立時(shí)間是 從存儲(chǔ)器訪問周期開始（片選 地址有效）到讀/寫選通有效之前的時(shí)間；觸 發(fā)時(shí)間是讀/寫選通信號(hào)從有效到無效之間的時(shí)間；保持時(shí)間則是從讀/寫無 效到訪問周期結(jié)束之間時(shí)間。D S P的AR E信號(hào)作為F I F O的讀時(shí)鐘，F(xiàn) I F O在AR E的上 升沿在總線上輸出數(shù)據(jù)，D S P和F I F O的獨(dú)立時(shí)序參數(shù)值。根據(jù)D S P的 異步讀時(shí)序，為了完成C 6 2 0 5的建立時(shí)間，第一個(gè)數(shù)據(jù)的讀取必須滿足下 式：Setup + St robe > t d CK AOEV max+tOEm ax+tSU EDV-CK min根據(jù)上式，在最差情況

9、下，建立和觸發(fā) 時(shí)間必須大于15ns （4ns + 7ns+4ns）。當(dāng)DSP的時(shí)鐘頻率為 2 0 0 MH z時(shí)，一個(gè)時(shí)鐘周期應(yīng)該是5ns。此時(shí)如果S c t u p和S t r o b e的值都取1,則Sctup+s t robe為10ns,故不能滿足時(shí) 序要求，因此S c t u p和S t r o b c這兩個(gè)可編程參數(shù)若一個(gè)取1 ,另外 一個(gè)必須大于等于2。而實(shí)際上，Setup和St robe可以都取1 ,其 原因是C 6 2 0 5不論是連續(xù)存取還是單次存取操作，在存取第一個(gè)數(shù)時(shí)，E MI F會(huì)自動(dòng)將最小建立時(shí)間設(shè)置為2。而對(duì)于以后數(shù)據(jù)的讀取，OE總是有 效。現(xiàn)在主要考慮的是F I

10、 F O的訪問時(shí)間應(yīng)滿足下式：H o 1 d + S e t u p + St robe >tAmax+tSU EDVCK min 也就是說， 一個(gè)完整的數(shù)據(jù)訪問時(shí)間必須大于12ns （8ns+4ns）,即Hold + Setup + Strobe >3;要完成C 6 2 0 5的保持時(shí)間，必須滿足 下面兩個(gè)公式：td CK-ARE V min+tAmin > t h CK -EDV minHold > t h CK-EDV min td CK A REV min tOHZmin當(dāng)上邊的式子滿足條件時(shí)，一0 . 2 + 2 > 0.8。為了得到最小的H o 1 d時(shí)間，此時(shí)H o 1 d可以為0 n s ,也就是 說，H。1 d可以被編程為0。最后要滿足的條件是時(shí)鐘的高低時(shí)間。因?yàn)镕 IFO的時(shí)鐘信號(hào)直接由ARE產(chǎn)生，因此ARE信號(hào)保持低電平的時(shí)間必須大于F I FO的時(shí)鐘周期。即：Strobe > t C LKL minHold + S e tup tCLKH mi nSetup + St robc+Ho 1 d t C L K min由以上七個(gè)式子可知，在2 0 0 MHz的鐘頻率下，C E x C T L寄 存器中S e tup/St robc/Ho 1 d的值可以作如下設(shè)置：S e t u p=l, Strobe = l, Hold=l