基于FPGA的數(shù)字濾波器設(shè)計(jì)開題報(bào)告(共4頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上附件B：基于FPGA的數(shù)字濾波器設(shè)計(jì)畢業(yè)設(shè)計(jì)（論文）開題報(bào)告1.課題的目的及意義（含國(guó)內(nèi)外的研究現(xiàn)狀分析或設(shè)計(jì)方案比較、選型分析等）隨著信息時(shí)代和數(shù)字世界的到來，數(shù)字信號(hào)處理已成為當(dāng)今一門極其重要的學(xué)科。數(shù)字信號(hào)處理在通信、語音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天、醫(yī)療和家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。在數(shù)字信號(hào)處理應(yīng)用中，數(shù)字濾波器顯得尤為重要。在很多應(yīng)用場(chǎng)合，數(shù)字濾波器逐漸取代了模擬濾波器。數(shù)字濾波器是對(duì)數(shù)字信號(hào)實(shí)現(xiàn)濾波的離散時(shí)間系統(tǒng)，它將輸入的數(shù)字序列通過特定運(yùn)算轉(zhuǎn)變?yōu)樗璧臄?shù)字序列。根據(jù)沖激響應(yīng)函數(shù)的時(shí)域特性，可將數(shù)字濾波器分為兩種，即無限長(zhǎng)沖激響應(yīng)II

2、R濾波器和有限長(zhǎng)沖激響應(yīng)FIR濾波器。數(shù)字濾波器一般由數(shù)字乘法器、加法器和延時(shí)單元組成的一種算法或裝置。它可用計(jì)算機(jī)軟件實(shí)現(xiàn)，也可用大規(guī)模集成數(shù)字硬件實(shí)現(xiàn)。本文所述是基于FPGA的設(shè)計(jì)方法。模擬濾波器分為有源和無源的，有源濾波器主要由集成運(yùn)放、電阻、電容構(gòu)成。無源的濾波器主要由R,L,C構(gòu)成1。其物理構(gòu)成導(dǎo)致存在電壓漂移、溫度漂移和噪聲等問題。模擬濾波器還存在一個(gè)嚴(yán)重的問題，當(dāng)技術(shù)指標(biāo)改變時(shí)，其常常要更換電容、電感等元件，相當(dāng)繁瑣。相比于模擬濾波器，數(shù)字濾波器有以下優(yōu)點(diǎn)：數(shù)字濾波器對(duì)外界環(huán)境不太敏感，具有更高的可靠性；可以實(shí)現(xiàn)精確的線性相位和多速率處理等模擬濾波器無法實(shí)現(xiàn)的功能；提高字長(zhǎng)，可以

3、實(shí)現(xiàn)任意精度的信號(hào)處理；數(shù)字濾波器實(shí)現(xiàn)更加靈活，并能同時(shí)進(jìn)行信號(hào)的存儲(chǔ)2。FPGA（FieldProgrammable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)3。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（I

4、nterconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM）來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無限次

5、的編程。作為嵌入式系統(tǒng)的基礎(chǔ)元件之一，F(xiàn)PGA的面貌正日新月異：邏輯單元不斷增加、單位成本和功耗不斷降低,而根本的設(shè)計(jì)靈活性和快速轉(zhuǎn)換能力卻始終未變。在變與不變的共同推動(dòng)下,FPGA的價(jià)值發(fā)生了變化,它已從純粹的建模工具發(fā)展成為適合中小批量生產(chǎn)的應(yīng)用器件,而其應(yīng)用也從早期的嵌入式通信系統(tǒng)擴(kuò)展到了低成本的消費(fèi)電子4。FPGA之所以越來越多地在嵌入式系統(tǒng)中得到應(yīng)用,主要得益于它在低成本和低功耗兩方面均取得了很好的進(jìn)步,從而能夠滿足OEM日益緊迫的上市周期、不斷縮減的成本結(jié)構(gòu)和低功耗要求。數(shù)字濾波器常用的硬件實(shí)現(xiàn)方法有DSP、ASIC、FPGA三種。與FPGA比較，DSP順序執(zhí)行使其速度較慢，而AS

6、IC設(shè)計(jì)成本較高。采用FPGA實(shí)現(xiàn)數(shù)字濾波器具有實(shí)時(shí)性強(qiáng)、處理速度快、采樣率高以及小批量生產(chǎn)成本低等特點(diǎn)。2.課題任務(wù)、重點(diǎn)研究?jī)?nèi)容、實(shí)現(xiàn)途徑等2.1課題任務(wù)：用matlab分析和仿真IIR和FIR數(shù)字濾波器，并用FPGA驗(yàn)證所設(shè)計(jì)的數(shù)字濾波器的性能。要求學(xué)生熟悉數(shù)字信號(hào)處理的有關(guān)內(nèi)容，熟悉Verilog或VHDL語言，了解FPGA的開發(fā)過程；熟悉Xilinx FPGA設(shè)計(jì)的基本流程；熟悉VHDL語言編寫驅(qū)動(dòng)程序；實(shí)現(xiàn)Xilinx ISE 對(duì)數(shù)字濾波器仿真2.2重點(diǎn)研究?jī)?nèi)容：方案：IIR、FIR濾波器的結(jié)構(gòu)電路設(shè)計(jì)：寄存器、加法器、乘法器。IIR、FIR濾波器整體電路電路仿真：正弦波的設(shè)計(jì)、正

7、弦波仿真5。FPGA實(shí)現(xiàn)IIR、FIR濾波器：A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路2.3實(shí)現(xiàn)途徑及研究思路：通過比較數(shù)字和模擬濾波器，數(shù)字濾波器的優(yōu)點(diǎn)明顯，分析比較三種濾波器的實(shí)現(xiàn)方法，F(xiàn)PGA的發(fā)展趨勢(shì)，以及濾波器技術(shù)指標(biāo)，采用FPGA實(shí)現(xiàn)數(shù)字濾波器更加適合，故采用FPGA實(shí)現(xiàn)數(shù)字濾波器的方法6。分析和理解IIR、IFR濾波器結(jié)構(gòu)。從結(jié)構(gòu)上看，IIR濾波器采用遞歸結(jié)構(gòu)，F(xiàn)IR濾波器采用非遞歸結(jié)構(gòu)。IIR濾波器的基本網(wǎng)絡(luò)結(jié)構(gòu)有直接型、級(jí)聯(lián)行和并聯(lián)型三種。FIR濾波器的基本網(wǎng)絡(luò)結(jié)構(gòu)有直接型、級(jí)聯(lián)型、頻率采樣型和快速卷積型等7。在Matlab平臺(tái)下，通過編寫程序或者交互式FDATool和SPTool工具

8、設(shè)計(jì)IIR和FIR濾波器，并進(jìn)行仿真。修改通帶邊界頻率、阻帶邊界頻率、通帶最大衰減阻帶最小衰減等參數(shù)，觀察對(duì)比濾波器響應(yīng)的變化8。通常濾波器在進(jìn)行數(shù)據(jù)處理時(shí)用到了卷積運(yùn)算，在設(shè)計(jì)中解決這些乘法運(yùn)算用分布式算法。分布式算法是一種以實(shí)現(xiàn)乘加運(yùn)算為目的的運(yùn)算方法,它與傳算法實(shí)現(xiàn)乘加運(yùn)算的不同在于執(zhí)行部分積運(yùn)算的先后順序不同。簡(jiǎn)單地說,分布式算法在完成乘加功能時(shí)是通過將各輸入數(shù)據(jù)每一對(duì)應(yīng)位產(chǎn)生的部分積預(yù)先行相加形成相應(yīng)部分積,然后再對(duì)各部分積進(jìn)行累加形成最終結(jié)果,而傳統(tǒng)算法是等到所有乘積產(chǎn)生之后再進(jìn)行相加來完成乘加運(yùn)算的。與傳統(tǒng)算法相比,分式算法可極大地減少硬件電路規(guī)模,很容易實(shí)現(xiàn)流水線處理,提高電路

9、的執(zhí)行度9。 在ISE平臺(tái)下，使用VHDL語言編寫設(shè)計(jì)程序，并且使用ISE仿真工具進(jìn)行仿真、分析、校正。VHDL 語言具有強(qiáng)大的語言結(jié)構(gòu), 只需采用簡(jiǎn)單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。同時(shí), 它還具有多層次的電路設(shè)計(jì)描述功能。此外 ,VHDL 語言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn), 這是其他硬件描述語言所不能比擬的。VHDL 語言設(shè)計(jì)方法靈活多樣 , 既支持自頂向下的設(shè)計(jì)方式, 也支持自底向上的設(shè)計(jì)方法; 既支持模塊化設(shè)計(jì)方法, 也支持層次化設(shè)計(jì)方法。并且VHDL 語言具有多層次的電路設(shè)計(jì)描述功能 , 既可描述系統(tǒng)級(jí)電路 , 也可以描述門級(jí)電路 ; 描述方

10、式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述 , 也可以采用三者的混合描述方式。同時(shí),VHDL 語言也支持慣性延遲和傳輸延遲, 這樣可以準(zhǔn)確地建立硬件電路的模型。VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型10。VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型, 也支持用戶定義的數(shù)據(jù)類型, 這樣便會(huì)給硬件描述帶來較大的自由度。下載驗(yàn)證。2.4可能遇到的困難、問題及解決方案:困難：缺少對(duì)數(shù)字濾波器結(jié)構(gòu)的理解；對(duì)數(shù)字濾波器的實(shí)現(xiàn)算法很難掌握；VHDL算法編程；ISE平臺(tái)的使用。解決：查閱相關(guān)書籍文獻(xiàn)資料或網(wǎng)絡(luò)資料； 真理解掌握、多做嘗試、向老師和同學(xué)請(qǐng)教。2.5參考文獻(xiàn)：1 黃振,楊士中.匹

11、配濾波器解擴(kuò)方式及性能J.重慶大學(xué)學(xué)報(bào)(自然科學(xué)版)2002 25(1)：92-952 周奕.匹配濾波器多相實(shí)現(xiàn)J.電路與系統(tǒng)學(xué)報(bào),2005,3(10)：132-1363 田耘,徐文波,張延偉.無線通信FPGA設(shè)計(jì)M.北京電子工業(yè)出版社,20084 王興亮.現(xiàn)代通信原理與技術(shù)M. 電子工業(yè)出版社,2008.5 孫肖子,模擬電子電路及技術(shù)基礎(chǔ)M.西安電子科技大學(xué)出版社,2008.6 姚年春,侯玉杰.電路基礎(chǔ)M. 北京：人民郵電出版社,2010.7 張賢達(dá).現(xiàn)代信號(hào)處理M.北京：清華大學(xué)出版社,2002.8 田耘,徐文波,胡彬.Xilinx ISE FPGA 開發(fā)指南M.人民有點(diǎn)出版社.9 Tong Leong Lim,Noncoherent digital matched filter:multibit quantizationJ.IEEE Trans.Corn,VOL.26,NO.4,August 1978,409-41810 潘松,王國(guó)棟.VHDL實(shí)用教材M. 電子科