數(shù)字信號處理器tms320lf2407

1、 數(shù)字信號控制器TMS320LF2407 DSP芯片，也稱數(shù)字信號控制器，是一種具有特殊結構的微處理器。DSP芯片內部采用程序和數(shù)據分開的哈佛結構，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以快速實現(xiàn)各種數(shù)字信號處理算法。TMS320LF2407芯片是TI公司 TMS320系列中的一種 16 位定點DSP芯片, 是目前應用最為廣泛的芯片?；赥MS320C2xxDSP的CPU核結構設計提供了低成本、低功耗、高性能的處理能力，對電機的數(shù)字化控制非常有用。同時,幾種先進的外 設被集成到該芯片內,形成了真正意義上的數(shù)字控制器。· 2407的基本特點和資源配置LF24

2、07 DSP具有TMS320系列DSP的基本功能之外，還有其自身特點：· 采用高性能靜態(tài)CMOS技術，使得供電電壓降為3.3V，減小了控制器的功率損耗；30MIPS的執(zhí)行速度是的指令周期縮短到33ns（30MHZ）,從而提高控制器的實時控制能力；· 基于TMS320C2XX DSP的CPU內核保證了TMS320LF2407DSP代碼和TMS320系列DSP代碼兼容；· 片內有高達32K字×16位的Flash程序存儲器；高達2.5K×16位的數(shù)據/程序RAM；2K字的單口RAM；· SPI/SCI引導ROM;· 兩個事件管理模

3、塊EVA和EVB，每個均包括如下資源：兩個16位通用定時器；8個16位的脈寬調制通道（PWM），可以實現(xiàn)三相反相器控制、PWM的中心或邊緣校正、當外部引腳PDPINTX出現(xiàn)低電平時快速關閉PWM通道；防止擊穿故障的可編程的PWM死去控制；對外部事件進行定時捕獲的3個捕獲單元；片內光電編碼器接口電路；16通道的同步ADC轉換器。· 可擴展的外部存儲器具有192K×16位空間，分別為64K字程序存儲空間，64K字的數(shù)據存儲空間和64K字的I/O存儲空間；· 看門狗（WD）定時器模塊；· 10位的ADC轉換器，其特性為：最小轉換時間為500ns，16個多路復用

4、的輸入通道、可選擇兩個事件管理器來觸發(fā)兩個8通道輸入ADC轉換器或一個16通道輸入的A/D轉換器；· 基于鎖相環(huán)（PLL）的時鐘發(fā)生器；· 高達41個可單獨編程或復用的通用輸入輸出引腳（GPIO）；· 5個外部中斷（兩個驅動保護、復位和兩個可屏蔽中斷）；· 電源管理，具有3種低功耗模式，能夠獨立的將外圍器件轉入低功耗工作模式；· 數(shù)字和混合信號的外設· 事件管理器；· CAN(Controller Area Network)，即控制器區(qū)域網；· 串行通信接口（SCI）和16位串行外部設備接口（SPI）；·

5、 模數(shù)轉換器（ADC）；· 系統(tǒng)保護，例如低電壓保護和看門狗定時器。· DSP引腳功能介紹TMS320LF2407控制器具有144條引腳，如圖1所示，其引腳功能如表1所示。TMS320LF2407 PEG 圖1 TMS320LF2407的引腳布置表1引腳號引腳名 功 能事件管理器A (EVA)83CAP1/QEP1/IOPA3捕獲輸入#1/正交編碼脈沖輸入#1(EVA)或通用I/O79CAP2/QEP2/IOPA4捕獲輸入#2/正交編碼脈沖輸入#2(EVA)或通用I/O75CAP3/IOPA5捕獲輸入#3(EVA)或通用I/O56PWM1/IOPA6比較/PWM輸出引線#

6、(EVA)1或通用I/O54PWM2/IOPA7比較/PWM輸出引線# (EVA)2或通用I/O52PWM3/IOPB0比較/PWM輸出引線# (EVA)3或通用I/O47PWM4/IOPB1比較/PWM輸出引線# (EVA)4或通用I/O44PWM5/IOPB2比較/PWM輸出引線# (EVA)5或通用I/O引腳號引腳名 功 能40PWM6/IOPB3比較/PWM輸出引線# (EVA)6或通用I/O16T1PWM/T1CMP/IOPB4TMR1比較輸出(EVA)或通用I/O18T2PWM/T2CMP/IOPB5TMR2比較輸出(EVA)或通用I/O14TDIRA/IOPB6通用定時器計數(shù)方向

7、選擇（EVA）或通用I/O，若TDIRA=1則為加計數(shù)，否則為減計數(shù)37TCLKINA/IOPB7通用定時器（EVA）外部時鐘輸入或通用I/O。注意, 定時器也可以使用內部時鐘。事件管理器B (EVB)88CAP4/QEP3/IOPE7捕獲輸入#4/正交編碼脈沖輸入#4(EVB)或通用I/O81CAP5/QEP4/IOPF0捕獲輸入#5/正交編碼脈沖輸入#5(EVB)或通用I/O69CAP6/IOPF1捕獲輸入#6(EVB)或通用I/O65PWM7/IOPE1比較/PWM輸出引腳#7(EVB)或通用I/O62PWM8/IOPE2比較/PWM輸出引腳#8(EVB)或通用I/O59PWM9/IOP

8、E3比較/PWM輸出引腳#9(EVB)或通用I/O55PWM10/IOPE4比較/PWM輸出引腳#10(EVB)或通用I/O46PWM11/IOPE5比較/PWM輸出引腳#11(EVB)或通用I/O38PWM12/IOPE6比較/PWM輸出引腳#12(EVB)或通用I/O8T3PWM/T3CMP/IOPF2TMR3比較輸出(EVB)或通用I/O6T4PWM/T4CMP/IOPF3TMR4比較輸出(EVB)或通用I/O2TDIRB/IOPF4通用定時器計數(shù)方向選擇（EVB）或通用I/O當TDIRA=1時，選擇加計數(shù)，否則選擇減計數(shù)126TCLKINB/IOPF5通用定時器（EVB）外部時鐘輸入或

9、通用I/O:可用內部時鐘模數(shù)轉換器(ADC)112ADCIN0ADC的模擬輸入#0110ADCIN1ADC的模擬輸入#1107ADCIN2ADC的模擬輸入#2105ADCIN3ADC的模擬輸入#3103ADCIN4ADC的模擬輸入#4引腳號引腳名功 能102ADCIN5ADC的模擬輸入#5100ADCIN6ADC的模擬輸入#699ADCIN7ADC的模擬輸入#7113ADCIN8ADC的模擬輸入#8111ADCIN9ADC的模擬輸入#9109ADCIN10ADC的模擬輸入#10108ADCIN11ADC的模擬輸入#11106ADCIN12ADC的模擬輸入#12104ADCIN13ADC的模擬輸

10、入#13101ADCIN14ADC的模擬輸入#1498ADCIN15ADC的模擬輸入#15115VREFHIADC模擬輸入參考電壓高電平輸入端114VREFLOADC模擬輸入參考電壓低電平輸入端116VCCAADC模擬供電電壓 (3.3 V)117VSSAADC模擬地CAN、串口通信（SCI）、串行外部設備接口（SPI）70CANRX/IOPC7CAN接收數(shù)據腳或通用I/O腳 72CANTX/IOPC6CAN發(fā)送數(shù)據腳或通用I/O腳25SCITXD/IOPA0SCI異步串行口發(fā)送數(shù)據引腳或通用I/O26SCIRXD/IOPA1SCI異步串行口接收數(shù)據引腳或通用I/O35SPICLK/IOPC4

11、SPI時鐘引腳或通用I/O30SPISIMO/IOPC2SPI從動輸入、主控輸出或通用I/O引腳 32SPISOMI/IOPC3SPI從動輸出、主控輸入或通用I/O引腳33/IOPC5SPI從動發(fā)送使能（可選）引腳或通用I/O外部中斷、時鐘133復位引腳，當為高電平時，從程序存儲器的0位址開始執(zhí)行；當WD定時器溢出時，在腳產生一個系統(tǒng)復位脈沖。低電平時，導致240x終止執(zhí)行，PC=1。引腳號引腳名功 能7功率驅動保護中斷輸入引腳，當電機驅動/電源逆變器不正常時，如出現(xiàn)過壓、過流時，該中斷有效，PWM腳（EVA）置為高阻態(tài)。是一個下降沿敏感的中斷。23XINT1/IOPA2外中斷或通用I/O21

12、XINT2/ADCSOC/IOPD0外部用中斷2可做AD轉換開始輸入引腳或通用I/O。XINT1/2都是邊沿有效、邊沿極性可編程。73CLKOUT/IOPE0時鐘輸出或通用I/O腳.輸出時鐘為CPU時鐘或監(jiān)察定時器時鐘，這由系統(tǒng)控制狀態(tài)寄存器中CLKSRC決定。當不作為時鐘輸出，可以用作通用I/O。137功率驅動保護中斷輸入引腳，當電機驅動/電源逆變器不正常時，如出現(xiàn)過壓、過流時，該中斷有效，PWM腳（EVA）置為高阻態(tài)。是一個下降沿敏感的中斷。振蕩器、鎖相環(huán)（PLL）、FLASH、引導和其他123XTAL1/CLKINPLL振蕩器輸入引腳。晶體振蕩器或時鐘源輸入到PLL時，該引腳接到參考晶體

13、振蕩器的一端。124XTAL2晶體振蕩器、PLL振蕩器輸出引腳。該引腳接到參考晶體振蕩器的一端，當EMU1 /是低電平時，該引腳為高阻態(tài)。12PLLVCCAPLL電壓（3.3V)131IOPF6通用I/O引腳121/XF引導ROM使能，通用IO、XF引腳，該引腳在復位期間被輸入采樣，以更新SCSR2.3，,然后驅動XF作為輸出信號。復位之后，XF被置高電平，只能接無源回路。11PLLFPLL外接濾波器輸入110PLLF2PLL外接濾波器輸入258VCCP (5V)FLASH編程電壓輸入引腳。在硬件仿真時，該引腳必須為個5V。在程序下載時,該引腳可以為5 V或0V。運行時，該引腳必須接地，在該引

14、腳上，不要使用任何限流電阻。 引腳號引腳名功 能60TP1FLASH陣列測試引腳，懸空。63TP2FLASH陣列測試引腳，懸空。119/IOPC1分支控制輸入引腳，BIO指令檢測該引腳電平，若為低，則執(zhí)行分支程序；若不用該引腳，則應該將其拉為高電平；所有控制器復位時，將該位配置為分支控制輸入，不用此功能時，該引腳可以作為I/O口仿真和測試90EMU0具有內部上拉的仿真器I/O的#0號引腳。當引腳拉為高電平時，該引腳用作指向來自仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳；91EMU1/ 仿真器#1引腳，該引腳可禁用所有輸出。當引腳為高電平時，該引腳用作來自或指向仿真器系統(tǒng)的中斷，通過J

15、TAG掃描可定義為I/O引腳；當引腳拉為低電平時，該引腳設置為引腳，當?shù)碗娖接行r所有的輸出引腳驅動為高阻態(tài)。注意：只用于測試和仿真（不用于多處理應用），因此對于的狀態(tài)有以下幾種：=0;EMU=0，EMU1/ =0135TCK帶內部上拉的JTAG測試時鐘139TDI帶內部上拉的JTAG測試數(shù)據輸入。在TCK的上升沿從TDI輸入的數(shù)據被鎖存到選定的寄存器（指令或數(shù)據）142TDOJTAG掃描輸出,測試數(shù)據輸出(TDO)。在TCK下降沿，選定寄存器中的內容（指令或數(shù)據）被移出到TDO引腳144TMS帶內部上拉的JTAG測試數(shù)據輸入，在TCK的上升沿鎖存到TAP控制器中。36TMS2帶內部上拉的JT

16、AG測試方式選擇2.該串行控制輸入在TCK的上升沿鎖存到TAP控制器中，只用于測試盒仿真，在用戶應用中該引腳可以不接引腳號引腳名功 能1帶內部下拉的JTAG測試復位。當拉為高電平時，掃描系統(tǒng)控制器運行，若該引腳未接或處于低電平時，控制器運行在功能模式，并且測試復位信號無效。地址、數(shù)據、存儲器控制信號87數(shù)據空間選通引腳。、和總保持為高電平，除非要用低電平請求訪問相關的外部存儲器或I/O空間，在復位、掉電和EMU1低電平有效時該引腳被置為高阻態(tài)。82I/O空間選通引腳。、和總保持為高電平，除非要用低電平請求訪問相關的外部存儲器或I/O空間，在復位、掉電和EMU1低電平有效時該引腳被置為高阻態(tài)。8

17、4程序空間選通引腳。、和總保持為高電平，除非要用低電平請求訪問相關的外部存儲器或I/O空間，在復位、掉電和EMU1低電平有效時該引腳被置為高阻態(tài)。92R/讀/寫選通信號，通常為讀方式（高電平），除非低電平請求執(zhí)行寫操作，當EMU1/低電平有效和掉電時該引腳被置為高阻態(tài)。19W/IOPC0寫/讀選通或通用I/O口，通常為低電平，除非在執(zhí)行存儲器寫操作時采薇高電平89寫使能引腳，該信號下降沿表示控制器驅動外部數(shù)據線，對所有的外部程序、數(shù)據和I/O接口有效：當EMU1/低電平有效時,該引腳被置為高阻態(tài)。96外部存儲器訪問選項，該引腳一直為高電平，除非插入一個低電平來表示一個外部總線周期：在訪問片外空

18、間時該信號有效：當EMU1/低電平有效和掉電時該引腳被置為高阻態(tài)。120READY訪問外部設備時，該引腳被拉為低電平來增加等待狀態(tài)，它表示一個外部器件作為將要完成的總線處理的任務做好準備，若該外設沒有準備好，則將該引腳拉為低電平；（此時，處理器將等待一個周期，并在此檢測該引腳）。引腳號引腳名功 能118MP/微處理器/微控制器方式選擇引腳，復位時若該引腳為低電平，則工作在為控制方式；若復位時該引腳為高電平，則工作在微處理器方式，同時將MP/置位。93/RD讀使能信號對所有I/O有效，當EMU1/低電平有效時，該引腳置為高阻態(tài)。122ENA_144高電平輸入有效時使能外部接口信號，若為低電平沒有

19、外部存儲器；若DS為低電平則產生一個無效的地址，該引腳內部下拉。97可視輸出使能（當數(shù)據總線輸出有效時）。在可視輸出方式下，在外部數(shù)據總線驅動為輸出的任何時候該引腳有效（為低電平）。當運行在可視方式下，該引腳可用作外部編碼邏輯，以防止數(shù)據總線沖突。80A016位地址總線第0位（bit0）78A116位地址總線第1位（bit0）74A216位地址總線第2位（bit0）71A316位地址總線第3位（bit0）68A416位地址總線第4位（bit0）64A516位地址總線第5位（bit0）61A616位地址總線第6位（bit0）57A716位地址總線第7位（bit0）53A816位地址總線第8位（b

20、it0）51A916位地址總線第9位（bit0）48A1016位地址總線第10位（bit0）45A1116位地址總線第11位（bit0）43A1216位地址總線第12位（bit0）39A1316位地址總線第13位（bit0）34A1416位地址總線第14位（bit14）31A1516位地址總線第15位（bit15）127D016位數(shù)據總線第0位（bit0）引腳號引腳名功 能130D116位數(shù)據總線第1位（bit0）132D216位數(shù)據總線第2位（bit0）134D316位數(shù)據總線第3位（bit0）136D416位數(shù)據總線第4位（bit0）138D516位數(shù)據總線第5位（bit0）143D616

21、位數(shù)據總線第6位（bit0）5D716位數(shù)據總線第7位（bit0）9D816位數(shù)據總線第8位（bit0）13D916位數(shù)據總線第9位（bit0）15D1016位數(shù)據總線第10位（bit0）17D1116位數(shù)據總線第11位（bit0）20D1216位數(shù)據總線第12位（bit0）22D1316位數(shù)據總線第13位（bit0）24D1416位數(shù)據總線第14位（bit14）27D1516位數(shù)據總線第15位（bit15）電源電壓29、50、86、129VDD內核電源電壓+3.3V數(shù)字邏輯電源電壓。4、42、67、77、95、141VDDOI / O緩沖電源電壓+3.3V，數(shù)字邏輯和緩沖器電源電壓。28、49、85、128VSS內核電源地，數(shù)字參考地。3、41、66、76、94、125、140VSSOI/O緩沖器