第13章等精度數字頻率計的

1、第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 第第13章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.1 系統(tǒng)設計要求系統(tǒng)設計要求 13.2 系統(tǒng)設計方案系統(tǒng)設計方案 13.3 主要主要VHDL和單片機源程序和單片機源程序 13.4 系統(tǒng)仿真系統(tǒng)仿真/硬件驗證硬件驗證 13.5 設計技巧分析設計技巧分析 13.6 系統(tǒng)擴展思路系統(tǒng)擴展思路 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.1 系統(tǒng)設計要求系統(tǒng)設計要求 基于傳統(tǒng)測頻原理的頻率計的測量精度將隨被測信號頻率的下降而降低，在實用中有較大的局限性，而等精

2、度頻率計不但具有較高的測量精度，而且在整個測頻區(qū)域內保持恒定的測試精度。本系統(tǒng)設計的基本指標如下：第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 (1) 對于頻率測試功能，測頻范圍為0.1 Hz70 MHz；對于測頻精度，測頻全域相對誤差恒為百萬分之一。 (2) 對于周期測試功能，信號測試范圍與精度要求與測頻功能相同。 (3) 對于脈寬測試功能，測試范圍為0.1 s1 s，測試精度為0.01 s。 (4) 對于占空比測試功能，測試精度為1%99%。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.2 系統(tǒng)設計方案系統(tǒng)設計方案 13.2

3、.1 系統(tǒng)設計方案選擇 根據頻率計的設計要求，我們可將整個電路系統(tǒng)劃分為幾個基本模塊，如圖13.1所示。各模塊的實現均有幾種不同的設計方案。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.1 頻率計組成模塊框圖 標準頻率信號發(fā)生電路脈沖寬度測量電路脈沖信號處理電路占空比測量電路前置放大電路波形整形電路控制與數據處理電路顯示電路穩(wěn)壓電源頻率、周期測量電路被測信號輸入預置門控信號第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 1頻率測量模塊 (1) 直接測頻法：把被測頻率信號經脈沖整形電路處理后加到閘門的一個輸入端，只有在閘門開通時間

4、T(以秒計)內，被計數的脈沖送到十進制計數器進行計數。 (2) 組合測頻法：是指在高頻時采用直接測頻法，低頻時采用直接測量周期法測信號的周期，然后換算成頻率。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 (3) 倍頻法：是指把頻率測量范圍分成多個頻段，使用倍頻技術，根據頻段設置倍頻系數，將經整形的低頻信號進行倍頻后再進行測量，對高頻段則直接進行測量。倍頻法較難實現。 (4) 等精度測頻法：其實現方式可用圖13.2來說明。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 ssxxNfNf (13.1) 由此可推得 sxsxNNff (1

5、3.2) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.2 等精度測頻法原理框圖 標準頻率信號預置門控信號QD清零信號被測信號CNT2OUT2CLRCLKCLKENCNT1OUT1CLRCLKCLKEN第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 若所測頻率值為fx，其真實值為fxe，標準頻率為fs，一次測量中，由于fx計數的起停時間都是由該信號的上跳沿觸發(fā)的，因此在Tpr時間內對fx的計數Nx無誤差，在此時間內的計數Ns最多相差一個脈沖，即et1，則下式成立：ssxxNfNf (13.3) etNfNfssxxe (13.4

6、) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 可分別推得 sxsxNNffetNNffsxsxe (13.5) (13.6) 根據相對誤差的公式有 xexxexexefffff (13.7) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 經整理可得到 sxexeNetff(13.8) 因et1，故et/Ns1/Ns，即 xexeffsN1Ns=Tprfs (13.9) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 2周期測量模塊 (1) 直接周期測量法：用被測信號經放大整形后形成的方波信號直接控制計數

7、門控電路，使主門開放時間等于信號周期Tx，時標為Ts的脈沖在主門開放時間進入計數器。設在Tx期間計數值為N，可以根據以下公式來算得被測信號周期： Tx=NTs (13.10) 經誤差分析，可得結論：用該測量法測量時，被測信號的頻率越高，測量誤差越大。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 (2) 等精度周期測量法：該方法在測量電路和測量精度上與等精度頻率測量完全相同，只是在進行計算時公式不同，用周期1/T代換頻率f即可，其計算公式為 Tx= xssNNT (13.11) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 3脈寬測量模

8、塊 在進行脈沖寬度測量時，首先經信號處理電路進行處理，限制只有信號的50%幅度及其以上部分才能輸入數字測量部分。脈沖邊沿被處理得非常陡峭，然后送入測量計數器進行測量。 測量電路在檢測到脈沖信號的上升沿時打開計數器，在下降沿時關閉計數器，設脈沖寬度為Twx，計算公式為 Twx= sxfN (13.12) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 4占空比測量模塊 測一次脈沖信號的脈寬，記錄其值為Twx1，然后將信號反相，再測一次脈寬并記錄其值為Twx2，通過下式計算占空比：占空比= 100% 2wx1wx1wxTTT 5標準頻率發(fā)生電路 本模塊采用高頻率穩(wěn)定度和

9、高精度的晶振作為標準頻率發(fā)生器。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.2.2 系統(tǒng)總體設計方案 等精度數字頻率計涉及到的計算包括加、減、乘、除，耗用的資源比較大，用一般中小規(guī)模CPLD/FPGA芯片難以實現。因此，我們選擇單片機和CPLD/FPGA的結合來實現。電路系統(tǒng)原理框圖如圖13.3所示，其中單片機完成整個測量電路的測試控制、數據處理和顯示輸出；CPLD/FPGA完成各種測試功能；鍵盤信號由AT89C51單片機進行處理，它從CPLD/FPGA讀回計數數據并進行運算，向顯示電路輸出測量結果；顯示器電路采用七段LED動態(tài)顯示，由8個芯片74LS1

10、64分別驅動數碼管。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.3 等精度數字頻率計電路系統(tǒng)原理框圖 信號放大與整形電路TCLKBCLK顯示驅動74LS1648晶振CPLD/FPGA電源P0P2P1.0P1.3RETAT89C51單片機P3.0P3.1占空比脈寬周期頻率88復位50 MHz待測信號數碼顯示LED8第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 系統(tǒng)的基本工作方式如下： (1) P0口是單片機與FPGA的數據傳送通信口，P1口用于鍵盤掃描，實現各測試功能的轉換；P2口為雙向控制口。P3口為LED的串行顯示控制口。

11、系統(tǒng)設置5個功能鍵：占空比、脈寬、周期、頻率和復位。 (2) 7個LED數碼管組成測量數據顯示器，另一個獨立的數碼管用于狀態(tài)顯示。 (3) BCLK為測頻標準頻率50 MHz信號輸入端，由晶體振蕩源電路提供。 (4) 待測信號經放大整形后輸入CPLD/FPGA的TCLK。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.2.3 CPLD/FPGA測頻專用模塊的VHDL程序設計 利用VHDL設計的測頻模塊邏輯結構如圖13.4所示，其中有關的接口信號規(guī)定如下： (1) TF(P2.7)：TF=0時等精度測頻；TF=1時測脈寬。 (2) CLR/TRIG(P2.6)：

12、當TF=0時系統(tǒng)全清零功能；當TF=1時CLRTRIG的上跳沿將啟動CNT2，進行脈寬測試計數。 (3) ENDD(P2.4)：脈寬計數結束狀態(tài)信號，ENDD=1計數結束。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 (4) CHOICE(P3.2)：自校/測頻選擇，CHOICE=1測頻；CHOICE=0自校。 (5) START(P2.5)：當TF=0時，作為預置門閘，門寬可通過鍵盤由單片機控制，START=1時預置門開；當TF=1時，START有第二功能，此時，當START=0時測負脈寬，當START=1時測正脈寬。利用此功能可分別獲得脈寬和占空比數據。 (6

13、) EEND(P2.3)：等精度測頻計數結束狀態(tài)信號，EEND=0時計數結束。 (7) SEL2.0(P2.2，P2.1，P2.0)：計數值讀出選通控制。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.4 測頻模塊邏輯圖CHKFFINCHOISFOUTFINSTARTCLRFSDCLK1EENDCLK2CLRCCLRCLKQ31.0CNT1Q131.0Q231.0SEL2.0OO7.0CLRQ31.0CNT2CLKCLRSTARTFINPULENDDCONTRL2CLK2FSDCNLPULCLKOUTGATEFINCONTRLDSEL24427OUTPUT

14、41EEND9OUTPUT42OO7.0OUTPUT43ENDD6101415CHEKFFINPUTCHOICEINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCSTARTCLRTRIGFSTDSEL2.0T第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 1測頻/測周期的實現 (1) 令TF=0，選擇等精度測頻，然后在CONTRL的CLR端加一正脈沖信號以完成測試電路狀態(tài)的初始化。 (2) 由預置門控信號將CONTRL的START端置高電平，預置門開始定時，此時由被

15、測信號的上沿打開計數器CNT1進行計數，同時使標準頻率信號進入計數器CNT2。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 (3) 預置門定時結束信號把CONTRL的START端置為低電平(由單片機來完成)，在被測信號的下一個脈沖的上沿到來時，CNT1停止計數，同時關斷CNT2對fs的計數。 (4) 計數結束后，CONTRL的EEND端將輸出低電平來指示測量計數結束，單片機得到此信號后，即可利用ADRC(P2.2)、ADRB(P2.1)、ADRA(P2.0)分別讀回CNT1和CNT2的計數值，并根據等精度測量公式進行運算，計算出被測信號的頻率或周期值。第第131

16、3章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 2控制部件設計 如圖13.5所示，當D觸發(fā)器的輸入端START為高電平時，若FIN端來一個上升沿，則Q端變?yōu)楦唠娖?，導通FINCLK1和FSDCLK2，同時EEND被置為高電平作為標志；當D觸發(fā)器的輸入端START為低電平時，若FIN端輸入一個脈沖上沿，則FINCLK1與FSDCLK2的信號通道被切斷。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.5 測頻與測周期控制部分電路DQCCLRCFSDCLK2EENDCLK1CLRSTARTFIN第第1313章章 等精度數字頻率計的等精度數字頻率

17、計的設計與分析設計與分析 3計數部件設計 圖13.4中的計數器CNT1/CNT2是32位二進制計數器，通過DSEL模塊的控制，單片機可分4次將其32位數據全部讀出。 4脈沖寬度測量和占空比測量模塊設計 根據上述脈寬測量原理，設計如圖13.6(CONTRL2)所示的電路原理示意圖。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.6 脈沖寬度測量原理圖 FINSTARTCLRDQCVCCDQCVCCDQCCONTRL2VCCENDDPULQQ2QQ3PLENDGT第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 測量脈沖寬度的工作步驟

18、如下： (1) 向CONTRL2的CLR端送一個脈沖以便進行電路的工作狀態(tài)初始化。 (2) 將GATE的CNL端置高電平，表示開始脈沖寬度測量，這時CNT2的輸入信號為FSD。 (3) 在被測脈沖的上沿到來時，CONTRL2的PUL端輸出高電平，標準頻率信號進入計數器CNT2。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 (4) 在被測脈沖的下沿到來時，CONTRL2的PUL端輸出低電平，計數器CNT2被關斷。 (5) 由單片機讀出計數器CNT2的結果，并通過上述測量原理公式計算出脈沖寬度。CONTRL2子模塊的主要特點是：電路的設計保證了只有CONTRL2被初始

19、化后才能工作，否則PUL輸出始終為零。 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 只有在先檢測到上沿后PUL才為高電平，然后在檢測到下沿時，PUL輸出為低電平；ENDD輸出高電平以便通知單片機測量計數已經結束；如果先檢測到下沿，PUL并無變化；在檢測到上沿并緊接一個下沿后，CONTRL2不再發(fā)生變化直到下一個初始化信號到來。占空比的測量方法是通過測量脈沖寬度記錄CNT2的計數值N1，然后將輸入信號反相，再測量脈沖寬度，測得CNT2計數值N2則可以計算出： 占空比 211NNN 100% (13.14) 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計

20、與分析設計與分析 13.2.4 單片機控制與運算程序的設計 主要單片機控制與運算程序流程圖如圖13.7圖13.14所示。第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.7 主程序流程圖YNYNYYYNYNY有鍵按下嗎？有鍵按下嗎？有鍵按下嗎？清標志位清標志位清標志位調測周期子程序置標志位是測周期鍵嗎？是測脈寬鍵嗎？調測脈寬子程序調測占空比子程序Y置標志位是測占空比鍵嗎？Y置標志位NN有鍵按下嗎？是測頻鍵嗎？N調測頻率子程序有鍵按下嗎？調顯示子程序清顯示緩沖區(qū)，送初始顯示內容 FCHOICE1P20SP60H清內存開始NN第第1313章章 等精度數字頻率計的等

21、精度數字頻率計的設計與分析設計與分析 圖13.8 顯示子程序流程圖 NYNYNYY顯示子程序R0#7FHR18是MHz 的小數點？N是占空比的小數點？查表字型碼添加小數點查表SBUFA傳送完1字節(jié)？清TI標志位R1R11R10？返回第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.9 頻率、周期計數子程序流程圖等待FPGA計數，計數完？SETB CHOICE頻率、周期計數子程序SETB CLRTRIGSETB START延時1 sCLR STARTN分別讀入Nx，NsYP2#00H返回第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析

22、圖13.10 鍵掃子程序流程圖 NNY鍵掃子程序KKEYIIP1#0FFH有鍵按下嗎？去鍵抖確實有鍵按下？A求鍵號延時等待鍵松開返回Y第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.11 測周期子程序流程圖測周期子程序調用測頻率子程序周期T1000000/fx(s)LCALL HEXBCD2LED8pLCALL DISP返回第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.12 測頻率子程序流程圖 測頻率子程序調用測頻率，周期記數子程序4FH-48H調乘法子程序(fsNx)調除法子程序(fx(fsNx)/Ns)LCALL H

23、EXBCDLED8 #0FH，顯示FLCALL DISP返回第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.13 測脈寬子程序流程圖測脈寬子程序R204H調用脈寬，占空比計數子程序脈寬=Nx/(19H)LCALL HEXBCD2LED8ALCALL DISP返回第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 圖13.14 脈寬、占空比計數子程序流程圖 YN脈寬、占空比計數子程序SETB P2.2SETB CHOICESETB TF是測正脈寬嗎？Y測負脈寬CLRSTARTSETB STARTSETB CLRTIRGCLR CLRTI

24、RG延時FPGA計數完？NR4=#02H？3FH3CH讀入數據標準頻率計數(Nx)57H5FH讀入數據標準頻率計數(Nx)P2#00H返回NY第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.3 主要主要VHDL和單片機源程序和單片機源程序 13.3.1 主要VHDL源程序-頻率計測試模塊DJDPLJ.VHDLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DJDPLJ IS PORT(CHEKF, FINPUT, CHOICE: IN STD_L

25、OGIC; START, CLRTRIG, FSTD, TF: IN STD_LOGIC; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 SEL: IN STD_LOGIC_VECTOR(2 DOWNTO 0); OO: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); EEND: OUT STD_LOGIC; -CPBZ ENDD: OUT STD_LOGIC; END ENTITY DJDPLJ; ARCHITECTURE ART OF DJDPLJ IS COMPONENT FIN ISPORT(CHKF, FIN, CHOIS: IN S

26、TD_LOGIC; FOUT: OUT STD_LOGIC); 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 END COMPONENT FIN; COMPONENT CONTRL ISPORT(FIN, START, CLR, FSD: IN STD_LOGIC; CLK1, EEND, CLK2, CLRC: OUT STD_LOGIC); END COMPONENT CONTRL; COMPONENT CNT ISPORT(CLK, CLR: IN STD_LOGIC; Q: OUT STD_LOGIC_VECTOR(31 DOWNTO 0); 第第1313

27、章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 END COMPONENT CNT ; COMPONENT CONTRL2 ISPORT(FIN, START, CLR: IN STD_LOGIC; ENDD, PUL: OUT STD_LOGIC); END COMPONENT CONTRL2; COMPONENT GATE ISPORT(CLK2, FSD, CNL, PUL: IN STD_LOGIC; CLKOUT: OUT STD_LOGIC); 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 END COMPONENT GATE; SIG

28、NAL INCLK: STD_LOGIC; SIGNAL FOUT, CLRC: STD_LOGIC; SIGNAL CLK1, CLK2, CLKOUT, PUL: STD_LOGIC; SIGNAL Q1, Q2: STD_LOGIC_VECTOR(31 DOWNTO 0); BEGIN OO= Q1(7 DOWNTO 0) WHEN SEL=000 ELSE Q1(15 DOWNTO 8) WHEN SEL=001 ELSE Q1(23 DOWNTO 16) WHEN SEL=010 ELSE第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 Q1(31 DOWN

29、TO 24) WHEN SEL=011 ELSE Q2(7 DOWNTO 0) WHEN SEL=100 ELSE Q2(15 DOWNTO 8) WHEN SEL=101 ELSE Q2(23 DOWNTO 16) WHEN SEL=110 ELSE Q2(31 DOWNTO 24) WHEN SEL=111 ELSE 00000000; FENPIN: PROCESS(FSTD) IS BEGIN IF FSTDEVENT AND FSTD=1 THEN INCLKCHEKF, FIN=FINPUT, CHOIS=CHOICE, FOUT=FOUT); CON: CONTRL PORT M

30、AP(FIN=FOUT, START=START, CLR=CLRTRIG, FSD=INCLK, C L K 1 = C L K 1 , EEND=EEND, CLK2=CLK2, CLRC=CLRC); CONT1: CNT PORT MAP(CLK=CLK1, CLR=CLRC, Q=Q1); 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 CONT2: CNT PORT MAP(CLK=CLKOUT, CLR=CLRC, Q=Q2); CON2: CONTRL2 PORT MAP(FIN=FOUT, START=START, CLR=CLRC,PUL=PUL

31、, ENDD=ENDD); GATE1: GATE PORT MAP(CLK2=CLK2, FSD=INCLK, CNL=TF, PUL=PUL, CLKOUT=CLKOUT); END ARCHITECTURE ART; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 -計數模塊CNT.VHDLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT IS PORT(CLK, CLR: IN STD_LOGIC; Q: OUT STD_LOGIC_VE

32、CTOR(31 DOWNTO 0); END ENTITY CNT; ARCHITECTURE ART OF CNT IS第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 SIGNAL CNT: STD_LOGIC_VECTOR(31 DOWNTO 0); BEGIN PROCESS(CLK, CLR) ISBEGINIF CLR=1 THEN CNT=00000000000000000000000000000000; ELSIF CLKEVENT AND CLK=1 THEN CNT=CNT+1; END IF; END PROCESS; Q=CNT; END AR

33、CHITECTURE ART; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 -測頻、周期控制模塊CONTRL.VHDLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CONTRL IS PORT(FIN, START, CLR, FSD: IN STD_LOGIC; CLK1, EEND, CLK2, CLRC: OUT STD_LOGIC); END ENTITY CONTRL; ARCHITECTURE ART OF CONTRL IS SIGNAL QQ1: STD_LOGIC; BEGIN PROCESS

34、(FIN, CLR, START) IS第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 BEGINIF CLR=1 THEN QQ1=0; ELSIF FINEVENT AND FIN=1 THEN QQ1=START; END IF; END PROCESS; CLRC=CLR; EEND=QQ1; CLK1=FIN AND QQ1; CLK2=FSD AND QQ1; END ARCHITECTURE ART; -測脈寬、占空比控制模塊CONTRL2.VHDLIBRARY IEEE; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 U

35、SE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CONTRL2 IS PORT (FIN, START, CLR: IN STD_LOGIC; ENDD, PUL: OUT STD_LOGIC); END ENTITY CONTRL2; ARCHITECTURE ART OF CONTRL2 IS SIGNAL QQ: STD_LOGIC_VECTOR(3 DOWNTO 1); SIGNAL A0, B0, C0, F2: STD_LOGIC; SIGNAL S: STD_LOGIC_VECTOR(1 DO

36、WNTO 0); 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 BEGIN S(0)=QQ(3); S(1)=QQ(2); PROCESS(START, S) ISBEGIN IF START=1 THEN F2=FIN; ELSE F2=NOT FIN; END IF; IF S=2 THEN PUL=1; ELSE PUL=0; END IF; IF S=3 THEN ENDD=1;ELSE ENDD=0;第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 END IF; END PROCESS; A0=F2 AND QQ(1); B0

37、=NOT A0; C0=NOT F2; PROCESS(C0, CLR) ISBEGINIF CLR=1 THEN QQ(1)=0; ELSIF C0EVENT AND C0=1 THEN QQ(1)=1; END IF; END PROCESS; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 PROCESS(A0, CLR) ISBEGINIF CLR=1 THEN QQ(2)=0; ELSIF A0EVENT AND A0=1 THEN QQ(2)=1; END IF; END PROCESS; PROCESS(B0, CLR) IS BEGINIF CLR=

38、1 THEN QQ(3)=0; ELSIF B0EVENT AND B0=1 THEN QQ(3)=1; END IF; END PROCESS; END ARCHITECTURE ART; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 -自校/測試頻率選擇模塊FIN.VHDLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FIN IS PORT (CHKF, FIN, CHOIS: IN STD_LOGIC; FOUT: OUT STD_LOGIC); END ENTITY FIN; ARCHITECTURE R

39、TL OF FIN IS BEGIN FOUT=(FIN AND CHOIS) OR (CHKF AND NOT CHOIS); END ARCHITECTURE RTL; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 -計數器二頻率切換模塊GATE.VHDLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY GATE IS PORT (CLK2, FSD, CNL, PUL: IN STD_LOGIC; CLKOUT: OUT STD_LOGIC); END ENTITY GATE; ARCHITECTURE ART

40、 OF GATE IS BEGIN PROCESS(CLK2, PUL, FSD, CNL) IS第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 BEGIN IF CNL=0 THEN CLKOUT=CLK2; ELSE CLKOUT=PUL AND FSD; END IF; END PROCESS; END ARCHITECTURE ART; 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 13.3.2 單片機源程序LED8 EQU 7FHLED7 EQU 7EHLED6 EQU 7DHLED5 EQU 7CHLED4 EQU 7BHL

41、ED3 EQU 7AHLED2 EQU 79HLED1 EQU 78HTF BIT P2.7CLRTRIG BIT P2.6第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 START BIT P2.5ENDD BIT P2.4EEND BIT P2.3ADRC BIT P2.2ADRB BIT P2.1ADRA BIT P2.0CHOICE BIT P3.2SB1 BIT P1.0; TEST頻率SB2 BIT P1.1; TEST周期SB3 BIT P1.2; TEST脈寬SB4 BIT P1.3; TEST占空比SB5 BIT P1.4; RET第第1313章章

42、 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 AD0 EQU 30HAD1 EQU 31HAD2 EQU 32HAD3 EQU 33HAD4 EQU 34HAD5 EQU 35HAD6 EQU 36HADA EQU 4FHADB EQU 5FHADC EQU 4DHADE EQU 5DHKEYNUM EQU 29HINT_R1 EQU 46H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 INT_R0 EQU 47HINT_R2 EQU 48H ; 主程序ORG 0000H LJMP MAIN ORG 0030HMAIN : CLEAR: MOV R0

43、, #00H MOV R1, #128 MOV A, #00H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 L1: MOV R0, A INC R0 DJNZ R1, L1 MOV SP, #60H MOV P2, #00H ; 控制信號初始化為0 SETB CHOICE LCALL NL0 ; 7個數碼管熄滅 MOV LED8, #13H ; 開始顯示“P.” MOV LED7, #0CFH第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 DIR: LCALL DISP ; 調顯示子程序KKE1: LCALL KKEYII ; 調鍵掃子

44、程序KK0: CJNE A, #00H, KK1KKK0: LCALL TESTF; 調用測頻子程序 LCALL KKEYI LCALL DELAY LCALL DELAY JB 28H.4, KK0 SJMP KKK0KK1: CJNE A, #01H, KK2第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 KKKK1: SETB 28H.1 LCALL TESTT; 調測周期子程序 CLR 28H.1 LCALL KKEYI JB 28H.4, KK0 SJMP KKKK1KK2: CJNE A, #02H, KK3第第1313章章 等精度數字頻率計的等精度數字

45、頻率計的設計與分析設計與分析 KKKK2: SETB 28H.2 LCALL TESPW; 調用測脈寬子程序 CLR 28H.2 LCALL KKEYI JB 28H.4, KK0 SJMP KKKK2KK3: CJNE A, #03H, KK4第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 KKKK3: SETB 28H.2 CLR 28H.1 LCALL TESZKB; 調用測占空比子程序 CLR 28H.2 LCALL KKEYI JB 28H.4, KK0 SJMP KKKK3KK4: SJMP KKE1 ; 測頻子程序第第1313章章 等精度數字頻率計的等

46、精度數字頻率計的設計與分析設計與分析 TESTF: ; 測頻 LCALL FTJS ; 控制測試計數程序IF 1=8 MOV R1, #3FH ; 另存Ns和Nx MOV R0, #LED8 MOV R2, #08HMML1: MOV A, R0 MOV R1, A DEC R1 DEC R0 DJNZ R2, MML1第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 ENDIF MOV 4CH, #01H ; 標準頻率值fs=25 MHz，高位 MOV 4DH, #7DH MOV 4EH, #78H MOV 4FH, #40H MOV R0, #LED1 ; Nx=

47、(5FH5CH) MOV R1, #ADB MOV R3, #04H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 TFL0: MOV A, R0 MOV R1, A DEC R1 INC R0 DJNZ R3, TFL0 LCALL MULNM ; (4CH 4D, 4E, 4FH)(5C 5D, 5E, 5FH)=(57H5FH) ; fsNx第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 IF 1=3 ; 乘法未經處理送顯緩 MOV R0, #5FH MOV R1, #LED1 MOV R2, #07HLLL3: MOV A, R0

48、 MOV R1, A DEC R0 INC R1 DJNZ R2, LLL3第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 ENDIF ; 除法運算參數傳遞 MOV R0, #5FH ; 先送乘法結果到4F4AH MOV R1, #4FH MOV R2, #08HTFL1: MOV A, R0 MOV R1, A DEC R0 DEC R1 DJNZ R2, TFL1 MOV R0, #LED5 ; Ns 送5FH57H中 MOV R1, #5FH MOV R3, #04H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 TFL2: MOV

49、 A, R0 MOV R1, A DEC R1 INC R0 DJNZ R3, TFL2 LCALL DIVD1 ; (4A, 4B, 4C, 4D, 4E, 4FH)/(5D, 5E, 5FH)=(4D, 4E, 4FH) ; (fsNx)/Ns=fx MOV 22H, 4DH ; 高位, 計算結果fx第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV 21H, 4EH MOV 20H, 4FH JB 28H.1, NEXT3 LCALL HEXBCD2 ; 待顯示數據轉換為BCD碼放于7E77H共8個單元 MOV LED8, #0FH;“F” LCALL D

50、ISP ; 顯示NEXT3: RET ; 周期測試子程序第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 TESTT: ; 測周期 LCALL TESTF MOV R0, #4FH MOV R1, #5FH MOV R2, #04HTETL1: MOV A, R0 MOV R1, A DEC R0 DEC R1 DJNZ R2, TETL1 MOV 48H, #00H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV 49H, #00H MOV 4AH, #00H MOV 4BH, #00H MOV 4CH, #00H ; *(1000

51、)D MOV 4DH, #0FH MOV 4EH, #42H MOV 4FH, #40H ; 除法運算參數傳遞 LCALL DIVD1 ; (4A, 4B, 4C, 4D, 4E, 4FH)/(5D, 5E) MOV 22H, 4DH ; 高位第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV 21H, 4EH MOV 20H, 4FH LCALL HEXBCD2 ; 待顯示數據轉換為BCD碼放于7E77H共8個單元 MOV LED8, #10H ; “P” LCALL DISP ; 顯示 RET ; 頻率周期測試計數子程序第第1313章章 等精度數字頻率計的等

52、精度數字頻率計的設計與分析設計與分析 FTJS: ; 頻率周期測試計數子程序 SETB CHOICE SETB CLRTRIG ; 計數器清零 CLR CLRTRIG SETB START ; 打開預置門 LCALL T1S LCALL T1S LCALL T1S LCALL T1S第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 LCALL T1S LCALL T1S LCALL T1S LCALL T1S CLR STARTFL0: JB EEND, FL0; ; 等待計數 ; 中斷延時結束，即計數完 MOV R0, #LED1 ; 讀入數據最低位緩沖單元 MOV

53、 R3, #08H ; 讀8次P0口第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 FL1: MOV A, P0 MOV R0, A INC R0 MOV A, P2 INC A ; 指向CPLD/FPGA下一個數據ADRC、ADRB、ADRA MOV P2, A DJNZ R3, FL1 MOV P2, #00H RET第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 T1S: MOV INT_R1, #0FFHTSM3: MOV INT_R0, #0FFHTSM4: DJNZ INT_R0, TSM4 DJNZ INT_R1, TSM3

54、 RET ; 測脈寬子程序TESPW: 第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV R4, #02H LCALL PWZJS MOV R0, #3FH ; + MOV R1, #4FH MOV R2, #04HTEL2: MOV A, R0 MOV R1, A DEC R0 DEC R1 DJNZ R2, TEL2第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV 4BH, #00H MOV 4AH, #00H MOV 49H, #00H MOV 48H, #00H MOV 5CH, #00H ; 標準頻率值fs=25 M

55、Hz，高位 MOV 5DH, #00H MOV 5EH, #00H MOV 5FH, #19H LCALL DIVD1 MOV 22H, 4DH ; 高位第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV 21H, 4EH MOV 20H, 4FH LCALL HEXBCD2 ; 待顯示數據轉換為BCD碼放于7E77H共8個單元 MOV LED8, #0AH ; “A” LCALL DISP ; 顯示 RET ; 測占空比子程序第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 TESZKB : MOV R4, #02HTEL1: LCA

56、LL PWZJS DJNZ R4, TEL1 SETB 28H.2 MOV R0, #3FH ; + MOV R1, #4FH MOV R2, #04HTEL4: MOV A, R0第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV R1, A DEC R0 DEC R1 DJNZ R2, TEL4 MOV R0, #57H MOV R1, #5FH MOV R2, #04HTEL3: MOV A, R0 MOV R1, A第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 DEC R0 DEC R1 DJNZ R2, TEL3 LCAL

57、L ADDMB MOV R0, #5FH MOV R1, #3FH MOV R2, #04HTEL7: MOV A, R0 MOV R1, A DEC R0第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 DEC R1 DJNZ R2, TEL7 MOV 5CH, #00H MOV 5DH, #00H MOV 5EH, #03H MOV 5FH, #0E8H LCALL MULNM MOV R0, #5FH MOV R1, #4FH MOV R2, #04H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 TEL5: MOV A, R0 MO

58、V R1, A DEC R0 DEC R1 DJNZ R2, TEL5 MOV R0, #3FH MOV R1, #5FH MOV R2, #04H第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 TEL8: MOV A, R0 MOV R1, A DEC R0 DEC R1 DJNZ R2, TEL8 MOV 48H, #00H MOV 49H, #00H MOV 4AH, #00H MOV 4BH, #00H LCALL DIVD1 MOV 22H, 4DH ; 高位第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV 21H, 4E

59、H MOV 20H, 4FH LCALL HEXBCD2 ; 待顯示數據轉換為BCD碼放于7E77H共8個單元 MOV LED8, #0BH ; “B” LCALL DISP ; 顯示 RET ; 脈寬/占空比測量計數子程序第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 PWZJS: SETB P2.2 SETB CHOICE; P3.2 SETB TF JNB 28H.2, PWL1 SETB START CLR 28H.2 LJMP PWL2PWL1: CLR START第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 PWL2: SE

60、TB CLRTRIG CLR CLRTRIG ; P2.6 MOV R1, #0FH ; 延時PWL3: LCALL T1S DJNZ R1, PWL3PL0: JNB P3.3, PL0 ; P2.4 MOV A, R4 CJNE A, #02, PL2第第1313章章 等精度數字頻率計的等精度數字頻率計的設計與分析設計與分析 MOV R0, #3FH ; 讀入數據最低位緩沖單元 MOV R3, #04H ; 讀8次P0口PL1: MOV A, P0 MOV R0, A DEC R0 MOV A, P2 INC A ; 指向CPLD/FPGA下一個數據 MOV P2, A DJNZ R3,