實驗十四TTL、CMOS門電路參數(shù)及邏輯特性的測試

1、實驗十四 TTL、CMOS門電路參數(shù)及邏輯特性的測試大學(xué) 通信工程系 林 XX一. 實驗?zāi)康模?、掌握 TTL、 CMOS 與非門參數(shù)的測量方法；2、掌握 TTL、 CMOS 與非門邏輯特性的測量方法；3、掌握TTL與CMOS門電路接口設(shè)計方法。二. 實驗原理：(一 )TTL門電路：TTL 門電路是標準的集成數(shù)字電路， 其輸入、 輸出端均采用雙極型三極管結(jié)構(gòu)： 凡是 TTL 器件特性均與TTL門電路具有相同特性，故需了解 TTL門電路的主要參數(shù)。7400是TTL型中速二輸入端四與非門。圖 1是它的部電路原理圖和管腳排列圖。1、TTL與非門的主要參數(shù)：(1 )輸入短路電流： I IS： 與非門某

2、輸入端接地時，該輸入端接入地的電流。(2) 輸入高電平電流 I IH：2 所示：與非門某輸入端接 Vcc ( 5V),其他輸入端懸空或接 Vcc時，流入該輸入端的電流。 TTL 與非門特性如圖(3) 開門電平 VON: 使輸出端維持低電平(4) 關(guān)門電平 VOFF： 使輸出端保持高電平閥值電平 VT:VT=(VOFF+VON)/2(5) 開門電阻 RON： 某輸入端對地接入電阻最小電阻值。( 6)關(guān)門電阻 ROFF： 某輸入端對地接入電阻 許的最大電阻值) 。VOl所需的最小輸入高電平，通常以Vo=0.4V時的Vi定義。VOh所允許的最大輸入低電平，通常以Vo=0.9Voh時的Vi定義。其他懸

3、空)其他懸空)，使輸出端維持低電平(通常以VO=0.4V)所需的，使輸出端保持高電平VOh (通常以V=0.9Voh所允TTL 與非門輸入端的電阻負載特性曲線如圖 輸出低電平負載電流 輸出高電平負載電流7)8)3 所示。Iol：輸出保持低電平 Vo=0.4V時允許的最大灌流(如圖 4);9)平均傳輸延遲時間tpd ：開通延遲時間t0FF：輸入正跳變上升到1.5V相對輸出負跳變下降到1.5V 的時間間隔；關(guān)閉延遲時間t°N：輸入負跳變上升到1.5V相對輸出正跳變下降到1.5V的時間間隔;平均傳輸延遲時間：開通延遲時間與關(guān)閉延遲時間的算術(shù)平均值。tpd= (t ON+t OFF) /21

4、。比輸出保持高電平 Vo=0.9Voh時允許的最大拉流；TTL 與非門平均傳輸延遲時間示意圖如圖6 所示。2、TTL 與非門的電壓傳輸特性：TTL 與非門的電壓傳輸特性是描述輸出電壓VO 隨輸入電壓 Vi 變化的曲線，如圖 7 所示。從 ViVo 曲線中，形象地顯示出 VOH,V OL,V ON,V OFF,V T 之間的關(guān)系。（二）CMOS門電路：COMS門電路是另一類常用的標準數(shù)字集成電路，其輸入、輸出結(jié)構(gòu)均采用單極型三極管結(jié) 構(gòu)，凡COMS電路特性均具有 CMOS門電路形同的特性。C4011是CMOS二輸入端四與非門。 下圖是部電路原理圖和管腳排列圖。1、CMOS門電路的主要參數(shù)：（1）

5、 由于CMOS門電路輸入端具有保護電路和輸入緩沖，而輸入緩沖為CMOS反相器，為電壓控制器件，故當輸入信號介于0Vdd時，li=0;多余輸入端不允許懸空；（2）輸出低電平lol :使輸出保持電平 Vo=0.05 V時允許的最大灌流；（ 3）輸出高電平負載電流 loh ：使輸出保持高電平 Vo=0.9Voh 時的最大拉流；（ 4）平均傳輸延遲時間 Ty ：同 TTl 門電路定義。2、CMOS門電路的電壓傳輸特性3、與非門的邏輯特性 輸入有低，輸出就高；輸入全高，輸出就低。（三）TTL電路與CMOS電路的接口設(shè)計：（圖見書上）Voh（ min ） =V1h（min） Vol（max）=Vil（ma

6、x）lon（max）=nlih（max） lol（max）=mlil（max）三、實驗儀器示波器，函數(shù)信號發(fā)生器， “四位半”數(shù)字多用表，多功能電路實驗箱四、實驗容1、TTL、CMOS與非門主要參數(shù)的測量（ 1 ） llS、 VOH、 llH、 VOL：實驗電路如圖，將輸入端2串接電流表“ A”到地，此時電流表指示值為lIS。電壓表指示值為Voh。實驗電路如圖13所示，將輸入端2串接電流表“ A”到電源，此時電流表指示 值為IIH，電壓表指示值為 Vol （測量Voh時應(yīng)接模擬負載電阻 2K,測量Vol時應(yīng)接入模擬灌 流電阻 390 歐姆）。（2）TTL、CMOS與非門灌流負載能力測試：實驗電

7、路如圖13所示。電流表量程置200mA。將Rw組建縮小，當輸出電壓上升到 0.4v （CMOS）為0.5V時，電流表測量值為 Iol。（3）TTL、CMOS與非門拉流負載能力測試實驗電路如圖14所示。電流表量程 20mA,將Rw組建縮小，當輸出電壓下降到0.9Voh時，電流表測量值為IOH。朋12圖卩力崗國圖 圖口丁tl垃；上(4) TTL、CMOS與非門平均傳輸延遲時間的測量：測量電路如圖15所示。三個與非門首尾相接便構(gòu)成環(huán)形振蕩器，用示波器觀測輸出震 蕩波形，并測出振蕩周期 T,計算出平均傳輸延遲時間Ty=T6.(a) I1L平血傳輸時間測M圖(b) CMOS舉均傳輸時間測量圖(5 )將上

8、述測量參數(shù)填入表 表一 TTL參數(shù)參數(shù)IISIIHVOHVOLIOHIOLtpdTTL0.9534mA9.942uA3.456V0.1837V7.75 nsCMOS10.443V0V74.25ns2、TTL與非門傳輸特性的測量測量如圖16所示。輸入正弦波信號 Vi(f=200Hz, Vip-p : 0-5V)示波器置X-Y掃描。觀 測并畫出與非門電壓性曲線，用示波器測量VOH, VOL3、CMOS與非門電壓傳輸特性的測量按上述方法，觀測并畫出CMOS與非門電壓傳輸特性曲線，并用示波器測量VOH, VOl，VT。4、將TTL、CMOS測量參數(shù)填入表二：表二 TTL、CMOS電壓傳輸特性曲線參數(shù)器

9、件TTL器件CMOS器件參數(shù)VohVolVONVOFFVOHVolVt測量值4.025V20mV1.375V675mV4.9V0V2.425V5、觀測CMOS門電路帶TTL門電路（當電源電壓均為 5V時）的情況：（1）當CMOS輸出帶一個TTL門時；當CMOS門輸入端分別為高電平 （5v）或低電平（0V） 時，測量CMOS與非門輸出端電平。（2 ）當CMOS輸出帶四個TTL門（四個TTL門輸入并接）時如圖17所示；在CMOS輸入端 分別輸入高電平（5v）或低電平（0V）時，測量CMOS與非門輸出端的相應(yīng)電平。6、將測量數(shù)據(jù)填入表三表三接口電路測量參數(shù)CMOS帶一個 TTLCMOSTTLCMOS

10、帶 4 個 TTLCMOSTTLVoVoVoVoVIL0V4.953V62.19mV0V5.017V59.81mVVLH5V245.9mV3.868V5V1.132V3.857V7、觀測TTL門電路帶CMOS門電路（當電源電壓分別為5V, 12V）的情況測量電路如圖18，在A端加入TTL信號（f=10KHz）用示波器觀察記錄 A B D點的波形, 試說明此電路有何問題？試在 B C之間利用三極管設(shè)計一接口電路（ 9011三極管參數(shù)：B =100, lcm=30mA）使輸出D的波形與輸入 A反相。電路設(shè)計：反相電路設(shè)計如下圖：（注意串接大小為10K的電阻）&若要D與A相同，最簡電路應(yīng)如何設(shè)計。實驗圖像：（ A， B 點的）設(shè)計電路：同相波形：反相波形：實驗總結(jié)：通過此次實驗，我從中復(fù)習(xí)數(shù)字電路中關(guān)于 TTL、CMO的相關(guān)知