福師《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案

1、1、如果認(rèn)為CPU等待設(shè)備的狀態(tài)信號(hào)是處于非工作狀態(tài)（即踏步等待），那么在下面幾種主機(jī)與設(shè)備之間的數(shù)據(jù)傳送中：_A_主機(jī)與設(shè)備是串行工作的；_B_主機(jī)與設(shè)備是并行工作的；_C_主程序與設(shè)備是并行運(yùn)行的。A、 程序查詢方式        B、程序中斷方式      C、DMA方式2、中斷向量地址是_B_。A、子程序入口地址                    B、中斷服務(wù)程序入口地址C、中斷服務(wù)入口地址指示器  &#

2、160;         D、例行程序入口地址3、利用微型機(jī)制作了對(duì)輸入數(shù)據(jù)進(jìn)行采樣處理的系統(tǒng)。在該系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收采樣的數(shù)據(jù)，將其放到主存的緩沖區(qū)內(nèi)。該中斷處理需時(shí)x秒，另一方面緩沖區(qū)內(nèi)每存儲(chǔ)n個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需時(shí)y秒。因此該系統(tǒng)可以跟蹤到每秒_  A_次的中斷請(qǐng)求。A、n/(n×x+y)        B、n/(x+y)n            C、min(1/

3、x,n/y)4、采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)_C_的時(shí)間。A、指令周期      B、機(jī)器周期      C、存儲(chǔ)周期        D、總線周期1、 計(jì)算機(jī)的外圍設(shè)備是指_D_。A、輸入/輸出設(shè)備            B、外存儲(chǔ)器C、輸入/輸出設(shè)備及外存儲(chǔ)    D、除了CPU和內(nèi)存以外的其他設(shè)備2、打印機(jī)根據(jù)印字方式可以分為_ C _和_  D_兩大類，在_C_類打印機(jī)，只有_

4、A_型打印機(jī)能打印漢字，請(qǐng)從下面答案中選擇填空。A、針型打印機(jī)    B、活字型打印機(jī)    C、擊打式    D、非擊打式3、外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器_B_。A.速度快，容量大，成本高            B.速度慢，容量大，成本低C.速度快，容量小，成本高            D.速度慢，容量大，成本高4、利用微型機(jī)制作了對(duì)輸入數(shù)據(jù)進(jìn)行采樣處理的系統(tǒng)。在該系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，

5、中斷處理程序接收采樣的數(shù)據(jù)，將其放到主存的緩沖區(qū)內(nèi)。該中斷處理需時(shí)x秒，另一方面緩沖區(qū)內(nèi)每存儲(chǔ)n個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需時(shí)y秒。因此該系統(tǒng)可以跟蹤到每秒_ A _次的中斷請(qǐng)求。A、n/(n×x+y)        B、n/(x+y)n          C、min(1/x,n/y)1、CRT的分辨率為1024×1024像數(shù)，像數(shù)的顏色數(shù)為256，則刷新存儲(chǔ)器容量是（ c ）A 512KB B1MB C256MB D8MB2、將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有價(jià)

6、值的信息，我們稱其為（ a ）。A數(shù)據(jù)處理 B輔助設(shè)計(jì) C實(shí)時(shí)控制 D數(shù)值計(jì)算3、現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過總線結(jié)構(gòu)來(lái)組織，在下面的總線結(jié)構(gòu)運(yùn)算器中，單總線結(jié)構(gòu)的操作速度最慢，而（ d ）的操作速度最快。A雙總線結(jié)構(gòu) B多總線結(jié)構(gòu)C單總線結(jié)構(gòu) D三總線結(jié)構(gòu)4、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來(lái)解決（ c ）的問題。A存儲(chǔ) B外存 C主存容量不足 D外存容量不足5、浮點(diǎn)數(shù)的表示范圍和精度取決于（ a ）A 階碼的位數(shù)和尾數(shù)的位數(shù) B 階碼的位數(shù)和尾數(shù)采用的編碼C 階碼采用的編碼和尾數(shù)采用的編碼D. 階碼采用的編碼和尾數(shù)的位數(shù)6、某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用（ d

7、）作為存儲(chǔ)芯片。A. SRAM B. cache C. 輔助存儲(chǔ)器D. 閃速存儲(chǔ)器 7、設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，這種尋址方式的有效地址為（ c ）。A. EA=(X)+(D) B. EA=(X)+(D)C. EA=(X)+D D. EA=(X)+D) 8、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是（ c ）。A. PPU(外圍處理機(jī))方式 B. 通道方式C. 中斷方式 D. DMA方式 9、系統(tǒng)總線中地址線的功能是（ c ）。A. 用于選擇主存單元地址 B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于指定主存和I/O設(shè)備接口電路的地址D. 用于選擇外存地址 10、多處

8、理機(jī)實(shí)現(xiàn)（ c ）級(jí)的并行。A. 指令 B. 任務(wù)或過程 C. 作業(yè)或程序D. 指令內(nèi)部 2、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來(lái)解決（ C ）的問題。A存儲(chǔ) B外存 C主存容量不足 D外存容量不足3、微程序放在（ B ）中。ARAM B控制存儲(chǔ)器 C指令寄存器 D內(nèi)存儲(chǔ)器4下列數(shù)中最小的數(shù)是（ A ）。A.（50）8 B.（100010）BCD C.（625）16 D（100101）25多處理機(jī)的體系結(jié)構(gòu)屬于（ B ）計(jì)算機(jī)。A.SISD B.MIMD C. SIMD D.MISD6.字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為（ B ）。A +（1 2-

9、32） B. +（1 2-31） C. 2-32 D. 2-317. 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)（ C ）。A存放數(shù)據(jù) B. 存放程序 C. 存放數(shù)據(jù)和程序 D. 存放微程序8CPU中的譯碼器主要用于（ D ）。A. 地址譯碼；B. 選擇多路數(shù)據(jù)至ALU；C. 數(shù)據(jù)譯碼。D. 指令譯碼；9在以下描述的流水CPU基本概念中，正確的表述是（ C ）。A流水CPU是以空間并行性為原理構(gòu)造的處理器B. 流水CPU一定是多媒體CPUC. 流水CPU是以時(shí)間并行性為原理構(gòu)造的處理器D. 流水CPU一定是RISC機(jī)器10串行I/O標(biāo)準(zhǔn)接口IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)

10、據(jù)傳送，的數(shù)據(jù)傳送率不可以是（ C ）。A100兆位/秒 B200兆位/秒 C. 300兆位/秒D. 400兆位/秒1、在主存和CPU之間增加cache存儲(chǔ)器的目的是（ A ）。A. 解決CPU和主存之間的速度匹配問題 B. 增加內(nèi)存容量，同時(shí)加快存取速度C. 提高內(nèi)存可靠性D. 增加內(nèi)存容量 2、微型計(jì)算機(jī)的分類通常以微處理器的（ C ）來(lái)劃分。A芯片名 B寄存器數(shù)目 C字長(zhǎng) D規(guī)格 3、 下列數(shù)中最大的是（ B ）。A（10010101）2 B（227）8 C（96）16 D（143）104、 設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（一位符號(hào)位），對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為（ C ）

11、。A（27）16 B（9B）16 C（E5）16 D（5A）165、 計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（ D ）。ARAM存儲(chǔ)器 BROM存儲(chǔ)器 C主存儲(chǔ)器 D主存儲(chǔ)器和外存儲(chǔ)器6、 算術(shù)/邏輯運(yùn)算單元74181ALU可完成（ C ）。A16種算術(shù)運(yùn)算功能 B16種邏輯運(yùn)算功能 C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 D4位乘法運(yùn)算功能和除法運(yùn)算功能7、 某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是（ C ）。A1MB B512KB C256K D256KB8、 常用的虛擬存儲(chǔ)系統(tǒng)由（ A ）兩級(jí)存儲(chǔ)器組成。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存9、 變址尋址方式中，操作數(shù)

12、的有效地址等于（ C ）。A基值寄存器內(nèi)容加上形式地址 B堆棧指示器內(nèi)容加上形式地址C變址寄存器內(nèi)容加上形式地址 D程序計(jì)數(shù)器內(nèi)容加上形式地址10、在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由（ D ）完成地址映射。A程序員 B編譯器 C裝入程序 D操作系統(tǒng)二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題2分，共10分）2、一個(gè)指令周期中包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期中包含若干個(gè)時(shí)鐘周期。指令周期通常用若干個(gè)機(jī)器周期表示3、時(shí)鐘周期是處理器中處理動(dòng)作的最小時(shí)間單位，通常稱為一個(gè)T狀態(tài)。這是微處理器完成一步完整操作的最小時(shí)間單位。 正確4、在指令流水線技術(shù)中，譯碼操作可以分為D 和D

13、 兩個(gè)階段，因此又叫做二級(jí)譯碼。D1和D2兩個(gè)階段5、時(shí)鐘周期是基本定時(shí)脈沖的兩個(gè)沿之間的時(shí)間間隔，而基本定時(shí)脈沖是由外部振蕩器產(chǎn)生的，通過CPU的CLK輸入端輸入。 考核知識(shí)點(diǎn)：時(shí)鐘周期的概念，參見P375。1、 微程序控制器相比，組合邏輯控制器的速度較慢。 微程序的控制器的優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)單些, 缺點(diǎn)是運(yùn)行速度要慢一些組合邏輯控制器的優(yōu)點(diǎn)是運(yùn)行速度明顯地快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜些2、 為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，不用進(jìn)行現(xiàn)場(chǎng)保護(hù)操作。必須進(jìn)行現(xiàn)場(chǎng)保護(hù)操作3、 程序計(jì)數(shù)器PC用來(lái)指示從外存中取指令。因?yàn)槌绦蛴?jì)算器PC是用來(lái)從內(nèi)存中取讀指令的4、

14、定點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是固定不便的；浮點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是浮動(dòng)可變的。 浮點(diǎn)表示法中小數(shù)點(diǎn)的位置是不固定的 5、對(duì)于浮點(diǎn)數(shù)，當(dāng)字長(zhǎng)一定時(shí)，分給階碼的位數(shù)越少，則表示數(shù)的范圍越大。則表示數(shù)的精度越大1、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器。運(yùn)算器一般采用并行加法器3、 對(duì)于浮點(diǎn)數(shù)，當(dāng)字長(zhǎng)一定時(shí)，分給浮點(diǎn)數(shù)的尾數(shù)越少，則表示數(shù)的范圍越大。 表示精度越大4、加權(quán)BCD碼沒有確定的位權(quán)值，因此不以按位權(quán)展開求它們所代表的十進(jìn)制。無(wú)權(quán) BCD 碼沒有確定的位權(quán)值，因此不以按位權(quán)展開求它們所代表的十進(jìn)制5、計(jì)算機(jī)只能處理數(shù)字信息。 沒錯(cuò)。一切資料包括圖形

15、文字等等需要通過數(shù)字化處理后，才能夠通過計(jì)算機(jī)運(yùn)算 三、名詞解釋（每小題4分，共20分）1、ALU 算術(shù)邏輯單元 (Arithmetic Logic Unit, ALU)是中央處理器(CPU)的執(zhí)行單元，是所有中央處理器的核心組成部分2、RISC RISC為Reduced Instruction Set Computing的縮寫，中文翻譯為精簡(jiǎn)執(zhí)令運(yùn)算集，好處是 CPU核心很容易就能提升效能且消耗功率低，但程式撰寫較為復(fù)雜3、 DMA DMA（Direct Memory Access），即直接存儲(chǔ)器存取，是一種快速傳送數(shù)據(jù)的機(jī)制。4、 Cache 高速緩沖存儲(chǔ)器（Cache）其原始意義是指存取

16、速度比一般隨機(jī)存取記憶體（RAM）來(lái)得快的一種RAM，一般而言它不像系統(tǒng)主記憶體那樣使用DRAM技術(shù)，而使用昂貴但較快速的SRAM技術(shù)，也有快取記憶體的名稱5、指令周期 指令周期是執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè)機(jī)器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時(shí)間2、 多體交叉存儲(chǔ)器 在存儲(chǔ)系統(tǒng)中采用多個(gè)DRAM，并利用它們潛在的并行性，可以把存儲(chǔ)芯片組織為多個(gè)體，并讓他們并行工作。從而能一次讀或?qū)懚鄠€(gè)字，存儲(chǔ)器內(nèi)的各個(gè)體是按字交叉的3、 虛擬存儲(chǔ)器 在具有層次結(jié)構(gòu)存儲(chǔ)器的計(jì)算機(jī)系統(tǒng)中，自動(dòng)實(shí)現(xiàn)部分裝入和部分替換功能，能從邏輯上為用戶提供一個(gè)比物理貯存容量大得多，可尋址的“主存儲(chǔ)器”

17、。虛擬存儲(chǔ)區(qū)的容量與物理主存大小無(wú)關(guān)，而受限于計(jì)算機(jī)的地址結(jié)構(gòu)和可用磁盤容量。4、 寫回法 當(dāng)CPU寫cache命中時(shí)，只修改cache的內(nèi)容，而不立即寫入主存；只有當(dāng)此行被換出時(shí)才寫回主存。5、微程序 微程序是英國(guó)劍橋大學(xué)教授M.V.Wilkes在1951年首先提出的，它是實(shí)現(xiàn)程序的一種手段,具體就是將一條機(jī)器指令編寫成一段微程序。每一個(gè)微程序包含若干條微指令，每一條微指令對(duì)應(yīng)一條或多條微操作。在有微程序的系統(tǒng)中,CPU內(nèi)部有一個(gè)控制存儲(chǔ)器,用于存放各種機(jī)器指令對(duì)應(yīng)的微程序段.當(dāng)CPU執(zhí)行機(jī)器指令時(shí),會(huì)在控制存儲(chǔ)器里尋找與該機(jī)器指令對(duì)應(yīng)的微程序，取出相應(yīng)的微指令來(lái)控制執(zhí)行各個(gè)微操作，從而完成

18、該程序語(yǔ)句的功能。微程序設(shè)計(jì)技術(shù)，指的是利用軟件技術(shù)來(lái)實(shí)現(xiàn)硬件設(shè)計(jì)的一門技術(shù)。1、溢出 溢出是黑客利用操作系統(tǒng)的漏洞，專門開發(fā)了一種程序，加相應(yīng)的參數(shù)運(yùn)行后，就可以得到你電腦具有管理員資格的控制權(quán)，你在你自己電腦上能夠運(yùn)行的東西他可以全部做到，等于你的電腦就是他的了。 2.溢出是程序設(shè)計(jì)者設(shè)計(jì)時(shí)的不足所帶來(lái)的錯(cuò)誤2、 相聯(lián)存儲(chǔ)器 關(guān)聯(lián)存儲(chǔ)器，也稱為按內(nèi)容訪問存儲(chǔ)器，它是一種不根據(jù)地址而是根據(jù)存儲(chǔ)內(nèi)容來(lái)進(jìn)行存取的存儲(chǔ)器,可以實(shí)現(xiàn)快速地查找快表3、 局部性 CPU訪問存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中。4、 存儲(chǔ)器 是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)

19、存放程序和數(shù)據(jù)。5、 垂直型微指令 垂直型微指令微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為垂直型微指令。四、簡(jiǎn)答題（每題5分，共30分）1、試比較基址尋址和變址尋址?；穼ぶ罚浩渲械男问降刂肥强勺兊?，基址寄存器的內(nèi)容是一定的變址尋址：形式地址不變，變址寄存器的內(nèi)容可變 因此它可用于處理數(shù)組問題2、請(qǐng)說明程序查詢方式與中斷方式各自的特點(diǎn)。程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些3、提

20、高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說出至少五種措施。1、提高儲(chǔ)存密度；2、提升尋址效率；3、增大接口帶寬；4、增加緩存容量；5、改變讀寫機(jī)制，盡量采用直接存取。5、簡(jiǎn)述中斷的響應(yīng)過程。中斷請(qǐng)求，中斷響應(yīng)，中斷處理，中斷返回6、說明計(jì)算機(jī)有哪些基本組成部分和各部分的基本功能。考核知識(shí)點(diǎn)：計(jì)算機(jī)的組成，參見P9。1、簡(jiǎn)述運(yùn)算器的功能。運(yùn)算器由：算術(shù)邏輯單元（ALU）、累加器、狀態(tài)寄存器、通用寄存器組等組成。算術(shù)邏輯運(yùn)算單元（ALU）的基本功能為加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及移位、求補(bǔ)等操作。計(jì)算機(jī)運(yùn)行時(shí)，運(yùn)算器的操作和操作種類由控制器決定。運(yùn)算器處理的數(shù)據(jù)來(lái)自存儲(chǔ)器；處理后的

21、結(jié)果數(shù)據(jù)通常送回存儲(chǔ)器，或暫時(shí)寄存在運(yùn)算器中。與Control Unit共同組成了CPU的核心部分2、簡(jiǎn)述主存和輔存的區(qū)別。主存也是內(nèi)存，內(nèi)存可以被CPU直接訪問，由RAM和ROM組成，能快速進(jìn)行讀寫操作。用于存放正在運(yùn)行的程序和數(shù)據(jù)，它速度快但成本高。輔存不能被CPU直接訪問，用于存放那些暫時(shí)不用的程序和數(shù)據(jù)，輔存一般是由容量大、速度較慢、價(jià)格低的磁表面存儲(chǔ)器和光存儲(chǔ)器等充當(dāng)。3、比較同步通信和異步通信。步通信是一種比特同步通信技術(shù)，要求發(fā)收雙方具有同頻同相的同步時(shí)鐘信號(hào)，只需在傳送報(bào)文的最前面附加特定的同步字符，使發(fā)收雙方建立同步，此后便在同步時(shí)鐘的控制下逐位發(fā)送/接收。 相對(duì)于同步通信，

22、異步通信在發(fā)送字符時(shí)，所發(fā)送的字符之間的時(shí)隙可以是任意的。但是接收端必須時(shí)刻做好接收的準(zhǔn)備（如果接收端主機(jī)的電源都沒有加上，那么發(fā)送端發(fā)送字符就沒有意義，因?yàn)榻邮斩烁緹o(wú)法接收）。發(fā)送端可以在任意時(shí)刻開始發(fā)送字符，因此必須在每一個(gè)字符的開始和結(jié)束的地方加上標(biāo)志，即加上開始位和停止位，以便使接收端能夠正確地將每一個(gè)字符接收下來(lái)。異步通信的好處是通信設(shè)備簡(jiǎn)單、便宜，但傳輸效率較低（因?yàn)殚_始位和停止位的開銷所占比例較大）。4、 請(qǐng)說明程序查詢方式與中斷方式各自的特點(diǎn)。答：程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備

23、用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些5、 提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說出至少五種措施。答：措施有：（1）采用高速器件； （2）采用cache （高速緩沖存儲(chǔ)器）； （3）采用多體交叉存儲(chǔ)器； （4）采用雙端口存儲(chǔ)器； （5）加長(zhǎng)存儲(chǔ)器的字長(zhǎng)6、存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m = 8，用交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns, 數(shù)據(jù)總線寬度為64位，總線傳輸周期 = 50ns。問該存儲(chǔ)器的帶寬是多少？解：連續(xù)讀出 m=8 個(gè)字的信息量是：q = 64位×8 = 512位 連續(xù)讀出 8 個(gè)字所需的時(shí)間是：t =

24、T + （m 1） = 200 + 7×50= 5.5×10-7s 交叉存儲(chǔ)器的帶寬是: W = q/t = 512/（5.5×10-7s） 93×107 位/s1、舉出CPU中6個(gè)主要寄存器的名稱及功能。(1)指令寄存器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。(2)程序計(jì)數(shù)器（PC）：用來(lái)確定下一條指令的地址。 (3)地址寄存器（AR）：用來(lái)保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。(4)緩沖寄存器（DR）：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 <2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 <3

25、>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。(5)通用寄存器(AC)：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。(6)狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。2、何謂“總線仲裁”？一般采用何種策略進(jìn)行仲裁，簡(jiǎn)要說明它們的應(yīng)用環(huán)境。連接到總線上的功能模塊有主動(dòng)，被動(dòng)兩種形態(tài)。主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但可以同一時(shí)間里有一個(gè)或多個(gè)從

26、方。除cpu模塊外，I/O功能模塊也可以提出總線請(qǐng)求，為了解決多個(gè)設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。一般說，采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。在多處理器系統(tǒng)中，對(duì)cpu模塊的總線請(qǐng)求采用公平原則處理，對(duì)I/O模塊的總線請(qǐng)求采用優(yōu)先級(jí)策略。3、何謂CRT的顯示分辨率、灰度級(jí)？分辨率是指顯示器所能表示的像素個(gè)數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時(shí)刷新存儲(chǔ)器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的存儲(chǔ)空間，用來(lái)存儲(chǔ)每個(gè)像素的信息?；叶燃?jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯

27、示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越多，圖像層次越清楚逼真。4、CPU響應(yīng)中斷應(yīng)具備哪些條件？(1)在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開放的。(2)外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。(3)外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。(4)當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。5、說明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。1）最大存儲(chǔ)容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總線。雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響（2）指令系統(tǒng)雙總線系統(tǒng)，必須有專門的I/O指令系

28、統(tǒng)單總線系統(tǒng)，訪問內(nèi)存和I/O使用相同指令（3）吞吐量總線數(shù)量越多，吞吐能力越大6、計(jì)算機(jī)要完成的基本功能有哪些？數(shù)據(jù)處理和數(shù)據(jù)共享五、計(jì)算題（10分）設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算： A=19/32，B=-17/128，求A-BA=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2 A補(bǔ)=0.100 1100 B補(bǔ)=1.110 1111 -B補(bǔ)=0.001 0001 A-B補(bǔ)= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 無(wú)溢出 A-B=（0.101 1101）2 =

29、93/128五、計(jì)算題（10分）設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算： A=11/64，B=-15/32，求A+BA補(bǔ)碼:00001011/01000000=0.0010110B補(bǔ)碼:11110001/00100000=1.1000100A+B = 11101101/01000000=1.1011010五、計(jì)算題（10分）1、已知 x = - 0.01111 ，y = +0.11001，求 x 補(bǔ)， -x 補(bǔ)， y 補(bǔ)， -y 補(bǔ)，x + y =？，x y =？x補(bǔ)=10+x=1.10000-x補(bǔ)=0.01111y補(bǔ)=0.1101-y=1.00110x+y=1.01111+0.

30、11001=0.01000x-y=1.01111+1.11001=1.01000六、設(shè)計(jì)題（10分）已知指令字長(zhǎng)為16位，每個(gè)地址碼為4位，采用擴(kuò)展操作碼的方式，設(shè)計(jì)15條三地址指令、15條二地址指令、15條一地址指令、16條零地址指令，畫出擴(kuò)展圖和指令譯碼邏輯。0000A1A21110A1A2二地址指令A(yù)1A2是地址11110000A111111110A1一地址指令111111110000X111111111111X零地址指令六、設(shè)計(jì)題（10分）用16K*8位的DRAM芯片構(gòu)成64K*32位存儲(chǔ)器，要求：（1） 畫出該存儲(chǔ)器的組成邏輯框圖。（2） 設(shè)存儲(chǔ)器讀/寫周期為0.5s,CPU在1s內(nèi)

31、至少要訪問一次。試問采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？考核知識(shí)點(diǎn)：存儲(chǔ)器的構(gòu)成、刷新及其與CPU的連接，參見P91。六、設(shè)計(jì)題（10分）要求用256K*16位SRAM芯片設(shè)計(jì)1024K*32位的存儲(chǔ)器。SRAM芯片有兩個(gè)控制器端：當(dāng)有效時(shí)，該片選中。當(dāng)/R=1時(shí)執(zhí)行讀操作，當(dāng)/R=0時(shí)執(zhí)行寫操作?？己酥R(shí)點(diǎn)：存儲(chǔ)器的構(gòu)成、刷新及其與CPU的連接，參見P91。計(jì)算機(jī)組成原理練習(xí)冊(cè)習(xí)題一1、比較數(shù)字計(jì)算機(jī)和模擬計(jì)算機(jī)的特點(diǎn)？前者能夠直接對(duì)模擬量信號(hào)進(jìn)行加工處理，主要由處理連續(xù)信號(hào)的模擬電路組成；后者能夠直接對(duì)離散信號(hào)進(jìn)行加工處理

32、，主要由脈沖數(shù)字電路組成。2、數(shù)字計(jì)算機(jī)如何分類？分類的依據(jù)是什么？數(shù)字計(jì)算機(jī)可分為專用計(jì)算機(jī)和通用計(jì)算機(jī)，專用和通用是根據(jù)計(jì)算機(jī)的效率、速度、價(jià)格、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性來(lái)劃分的。3、數(shù)字計(jì)算機(jī)有哪些主要應(yīng)用？科學(xué)計(jì)算、自動(dòng)控制、測(cè)量和測(cè)試、信息管理、教育和衛(wèi)生、家用電器和人工智能。4、馮諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它包括那些主要組成部分？計(jì)算機(jī)的硬件是由有形的電子器件等構(gòu)成的，它包括運(yùn)算器、存儲(chǔ)器、控制器、適配器、輸入輸出設(shè)備。傳統(tǒng)上將運(yùn)算器和控制器成為CPU，而將CPU和存儲(chǔ)器成為主機(jī)。存儲(chǔ)程序并按地址順序執(zhí)行，這就是馮諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想。5、什么是存儲(chǔ)容量？什么是單元地

33、址？什么是數(shù)據(jù)字？什么是指令字？存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)成為存儲(chǔ)器的存儲(chǔ)容量；存儲(chǔ)器中是由許多存儲(chǔ)單元組成的，每個(gè)存儲(chǔ)單元都有編號(hào)，稱為單元地址；如果某字代表要處理的數(shù)據(jù)，則稱為數(shù)據(jù)字；如果某字為一條指令，則稱為指令字。6、CPU中有哪些主要寄存器？（1） 指令寄存器（IR）（2） 程序計(jì)數(shù)器（PC）（3） 地址寄存器（AR）（4） 緩沖寄存器（DR）（5） 累加寄存器（AC）（6） 狀態(tài)條件寄存器（PSW）7、說明軟件發(fā)展的演變過程。算法語(yǔ)言的變化：機(jī)器語(yǔ)言、匯編語(yǔ)言、高級(jí)語(yǔ)言操作系統(tǒng)的變化：從最初的單一操作系統(tǒng)到目前的批處理操作系統(tǒng)、分時(shí)操作系統(tǒng)、網(wǎng)絡(luò)操作系統(tǒng)、實(shí)時(shí)操作系統(tǒng)。8、說明計(jì)算機(jī)

34、系統(tǒng)的層次結(jié)構(gòu)。計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)5級(jí)                                編譯程序4級(jí)                                匯編程序3級(jí) 

35、                               操作程序2級(jí)                                微程序1級(jí)                    微

36、程序直接由硬件執(zhí)行9、什么是指令？什么是程序？指令是機(jī)器所能領(lǐng)會(huì)的一組編排成特定格式的代碼串，它要求機(jī)器在一個(gè)指令周期內(nèi)，完成一組特定的操作。程序是為特定問題求解而設(shè)計(jì)的指令序列10、計(jì)算機(jī)的系統(tǒng)軟件包括哪幾類？舉例說明它們的用途（1）各種服務(wù)性程序，如診斷程序、排錯(cuò)程序、聯(lián)系程序等；（2）語(yǔ)言程序，如匯編程序、編譯程序、解釋程序等；（3）操作系統(tǒng)，如DOS、WINDOW9X/NT/XP等；（4）數(shù)據(jù)庫(kù)管理系統(tǒng)，如DBMS等習(xí)題二1、寫出下列各數(shù)的原碼、反碼、補(bǔ)碼表示（用8位二進(jìn)制數(shù)）。其中MSB是最高位（又是符號(hào)位），LSB是最低位。如果是小數(shù)，小數(shù)點(diǎn)在MSB之后；如果是整數(shù)，小數(shù)點(diǎn)在LSB

37、之后。（1）35/64    （2）23/128    （3）127    （4）用小數(shù)表示1  （5）用整數(shù)表示1（1）原碼=11000110  反碼=10111001  補(bǔ)碼=10111010（2）原碼=00010111  反碼=00010111  補(bǔ)碼=00010111（3）原碼=11111111  反碼=10000000    補(bǔ)碼=10000001（4）沒有原碼和反碼  補(bǔ)碼=10000000 （5）原碼=10000001 

38、反碼=11111110    補(bǔ)碼=111111112、設(shè)補(bǔ)=a0.a1a2a6,其中a取0或1，若要x>0.5，求a0,a1,a2,a6的取值。解： -0.5補(bǔ)=1100000若x>-0.5      0a0=                                1      a1=1      

39、0;     0a2a6=            13、正規(guī)化數(shù)與負(fù)有一個(gè)字長(zhǎng)為32位的浮點(diǎn)數(shù)，階碼10位，用移碼表示；尾數(shù)22位，用補(bǔ)碼表示；基數(shù)為2。請(qǐng)寫出。（1）最大數(shù)的二進(jìn)制表示，（2）最小數(shù)的二進(jìn)制表示，（1）1，11111111101111，1111，1111，1111，1111，1（2）1，11111111110000，1111，1111，1111，1111，14、將下列十進(jìn)制數(shù)表示成浮點(diǎn)規(guī)格化數(shù)，階碼3位，用補(bǔ)碼表示；尾數(shù)9位，用補(bǔ)碼表示。（1）27/64      &

40、#160;           （2）27/64（1）101011011000          （2）1011001010005、x和y，用變形補(bǔ)碼計(jì)算x+y，同時(shí)指出結(jié)果是否溢出。（1）x= 0.11011    y= 0.00011補(bǔ)=0.11011        補(bǔ)=0.00011補(bǔ)    00.11011+ 補(bǔ)    00.00011補(bǔ)+ 補(bǔ)      00

41、.11110        結(jié)果未溢出（2）x= 0.11011    y= 0.10101補(bǔ)= 00.11011                            +        補(bǔ)= 11.01011                     

42、;           x+y補(bǔ)= 00.00110                            所以，x+y=0.00110          （3）x= 0.10110  y= 0.00001補(bǔ)= 11.01010                 

43、;         +        補(bǔ)= 11.11111                            x+y補(bǔ)= 11.01001                所以，x+y= -0.10111    6、求十進(jìn)制數(shù)-113的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（

44、用八位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。原碼  11110001  反碼  10001110  補(bǔ)碼  10001111  移碼  000011117、已知：X=0.1011,Y=0.0101,求X/2補(bǔ),X/4補(bǔ)X補(bǔ)及Y/2補(bǔ),Y/4補(bǔ)Y補(bǔ)解：補(bǔ) = 0.1011            X/2補(bǔ) = 0.01011    X/4補(bǔ) = 0.001011        X補(bǔ) =  1.

45、0101補(bǔ) = 1.1011          Y/2補(bǔ) = 1.11011    Y/4補(bǔ) = 1.111011        Y補(bǔ) = 0.01018、數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)為81（十六進(jìn)制），當(dāng)它分別表示原碼、補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制數(shù)分別是多少？原碼： -1，補(bǔ)碼： -127， 反碼：-126，移碼：+1。9、已知N1補(bǔ)=(011011)2, N2補(bǔ)= (101101)2,求N1補(bǔ),N2補(bǔ)具有的十進(jìn)制數(shù)值。解:N1補(bǔ)=（011011）2  利用補(bǔ)

46、碼與真值換算公式,得N1 = 0×25+1×24+1×23+0×22+1×21+1×20 = 27N2補(bǔ)=（101101）2所以 N2 = 1×25+0×24+1×23+1×22+0×21+1×20 = -1910、若浮點(diǎn)數(shù)X的二進(jìn)制存儲(chǔ)格式為（41360000）16，求其32位浮點(diǎn)數(shù)的十進(jìn)制值。解：將16進(jìn)制數(shù)展開后，可得二進(jìn)制格式為0  1000 0010 0110 1100 0000 0000 0000 000      

47、0; S    階碼8位        尾數(shù)23位                指數(shù)e = 階碼-127 = 10000010-01111111 = 00000011 = （3）10包括隱藏位1的尾數(shù)1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011于是有  X =（-1）S×1.M×2e = +（1.011011）×23 = +1011.011 = （11.375）10

48、習(xí)題三1、設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問：（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？（2）如果存儲(chǔ)器由512K×8位SRAM芯片組成，需要多少片？（3）需要多少位地址做芯片選擇？解：（1）存儲(chǔ)單元數(shù)：220=1024*1024=1M    1B=8bit      32/8=4（B）    1M*4B=4MB  該存儲(chǔ)器能存儲(chǔ)4MB的信息    （2）（1024*1024*32）/（512*1024*8）=8        如果存儲(chǔ)器由

49、512K×8位SRAM芯片組成，需要8片。（3）因?yàn)?19 = 512K，即芯片片內(nèi)地址線19位，存儲(chǔ)器容量為1M,地址線為20位，需1位地址線作芯片片選選擇（CS），用A19選第1個(gè)模塊，用A19選第2個(gè)模塊。2、已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用256K×16位的DRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問：（1）若每個(gè)模塊板為1024K×64位，共需要幾個(gè)模板塊？（2）每個(gè)模板塊內(nèi)共有多少DRAM芯片？（3）主存共需多少DRAM芯片？CPU如何選擇各模塊板？解：（1） （226*64）/（1024K*64）=6

50、4答：若每個(gè)模塊板為1024K×64位，共需要64個(gè)模板塊  （2） （1024K*64）/（256K*16）=16答：每個(gè)模板塊內(nèi)共有16個(gè)DRAM芯片  （3） （226*64）/（256K*16）=1024答：主存共需1024個(gè)DRAM芯片？CPU如何選擇各模塊板3、用16K×8位的DRAM芯片構(gòu)成64K×32位的存儲(chǔ)器，要求：（1）共需16K×8位的DRAM芯片。解：根據(jù)題意存儲(chǔ)器總?cè)萘繛?4K*32=256KB，故地址線共需18位。現(xiàn)使用16K*8位的DRAM芯片，共需（64K*32）/（16K*8）=16（片）。4、一個(gè)1

51、024K×32位的存儲(chǔ)器，由128K×8位的DRAM芯片構(gòu)成。問：（1）總共需要多少DRAM芯片？DRAM芯片容量為128K×8位 = 128KB      存儲(chǔ)器容量為1024K×32位 = 1024K×4B =4096KB所需芯片數(shù) 4096KB÷128KB = 32片  （2）采用異步刷新方式，如單元刷新間隔補(bǔ)超過8 ms，則刷新信號(hào)周期是多少？解：對(duì)于128K×8位的DRAM片子，選擇一行地址進(jìn)行刷新，取刷新地址A8A0，則8ms內(nèi)進(jìn)行512個(gè)周期的刷新。按此周期數(shù)，512&#

52、215;4096 = 128KB，對(duì)一行上的4096個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新。采用異步刷新方式刷新信號(hào)的周期為 8ms÷512 = 15.6s5、要求用256K×16位的SRAM芯片設(shè)計(jì)1024K×32位的存儲(chǔ)器，SRAM芯片有兩個(gè)控制器：當(dāng)CS有效時(shí)，該片選中。當(dāng)W/R=1時(shí)執(zhí)行讀操作，當(dāng)W/R=0時(shí)執(zhí)行寫操作?？偣残枰嗌賁RAM芯片?解：（1024K*32）/（256K*16）=8（片）答：共需要8片SRAM芯片6、設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問：（1）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？應(yīng)為32位字長(zhǎng)為4B，220 = 1M = 1024K,存儲(chǔ)器

53、容量為220×4B = 4MB，可存儲(chǔ)4M字節(jié)的信息（2）如果存儲(chǔ)器由512K×8位SRAM芯片組成，需要多少片？SRAM芯片容量為512K×8位 = 512KB = 0.5MB所需芯片數(shù)目為：4MB ÷ 0.5MB = 8片（3）需要多少位地址作芯片選擇？因?yàn)?19 = 512K，即芯片片內(nèi)地址線19位，存儲(chǔ)器容量為1M,地址線為20位，故需1位地址線作芯片片選選擇（CS），用A19選第1個(gè)模塊，用A19選第2個(gè)模塊。7、用16K×16位的DRAM芯片構(gòu)成64K×32位存儲(chǔ)器。問需要多少個(gè)這樣的DRAM芯片？畫出該存儲(chǔ)器的組成邏輯框

54、圖。所需芯片總數(shù)（64K×32）÷（16K×16）= 8片 因此存儲(chǔ)器可分為4個(gè)模塊，每個(gè)模塊16K×32位，各模塊通過A15、A14進(jìn)行2：4譯碼                                  圖C3.28、DRAM存儲(chǔ)器為什么要刷新？DRAM存儲(chǔ)元是通過柵極電容存儲(chǔ)電荷來(lái)暫存信息。由于存儲(chǔ)的信息電荷終究是有泄漏的，電荷數(shù)又不能像SRAM存儲(chǔ)元那樣由電源經(jīng)負(fù)載管來(lái)補(bǔ)

55、充，時(shí)間一長(zhǎng)，信息就會(huì)丟失。為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過程叫“刷新”。9、主存儲(chǔ)器的性能指標(biāo)有哪些？含義是什么？主存儲(chǔ)器的性能指標(biāo)有存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬。在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)通常稱為該存儲(chǔ)器的存儲(chǔ)容量。存取時(shí)間又稱存儲(chǔ)器訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期是指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間。存儲(chǔ)器帶寬是單位時(shí)間里存儲(chǔ)器所存取得信息量。10、什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)?閃速存儲(chǔ)器是高密度、 非易失性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信

56、息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性，（2）廉價(jià)的高密度，（3）可直接執(zhí)行，（4）固態(tài)性能。習(xí)題四1、何謂RISC？何謂CISC？簡(jiǎn)化指令系統(tǒng)計(jì)算機(jī)簡(jiǎn)稱RISC；復(fù)雜指令系統(tǒng)計(jì)算機(jī)簡(jiǎn)稱CISC.2、什么叫指令？什么叫指令系統(tǒng)？指令是機(jī)器所能領(lǐng)會(huì)的一組編排成特定格式的代碼串，它要求機(jī)器在一個(gè)指令周期內(nèi)，完成一組特定的操作。    一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，稱為這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。3、數(shù)字計(jì)算機(jī)如何分類？分類的依據(jù)是什么？數(shù)字計(jì)算機(jī)可分為專用計(jì)算機(jī)和通用計(jì)算機(jī)

57、，專用和通用是根據(jù)計(jì)算機(jī)的效率、速度、價(jià)格、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性來(lái)劃分的。4、假設(shè)某計(jì)算機(jī)指令長(zhǎng)度為20位，具有雙操作數(shù)、單操作數(shù)、無(wú)操作數(shù)三類指令格式，每個(gè)操作數(shù)地址規(guī)定用6位表示。 問：若操作碼字段固定為8位，現(xiàn)已設(shè)計(jì)出m條雙操作數(shù)指令，n條無(wú)操作數(shù)指令，在此情況下，這臺(tái)計(jì)算機(jī)最多可以設(shè)計(jì)出多少條單操作數(shù)指令？解：由于設(shè)定全部指令采用8位固定的OP字段，故這臺(tái)計(jì)算機(jī)最多的指令條數(shù)為28=256條。因此最多還可以設(shè)計(jì)出（256-m-n）條單操作數(shù)指令。5、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。15        10  

58、0;           7        4  3          0 （1） 單子長(zhǎng)二地址指令。（2） 操作碼字段OP可以指定26=64條指令。（3） 源和目標(biāo)都是通用寄存器（可分別指定32個(gè)寄存器），所以是RR型指令，兩個(gè)操作數(shù)均在寄存器中。（4） 這種指令結(jié)構(gòu)常用于算術(shù)邏輯類指令。6、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。15        10     

59、;         7        4  3          0 （1） 雙字長(zhǎng)二地址指令，用于訪問存儲(chǔ)器，。操作碼字段可指定64種操作。（2） RS型指令，一個(gè)操作數(shù)在通用寄存器（共16個(gè)），另一個(gè)操作數(shù)在主存中。（3） 有效地址可通過變址尋址求得，即有效地址等于變址寄存器（共16個(gè)）內(nèi)容加上位移量。7、指令格式結(jié)構(gòu)如下所示，試分析指令格式尋址方式特點(diǎn)。15        12    11&

60、#160;         9  8            6  5            3  2      0OP 尋址方式寄存器 尋址方式寄存器                            源地址   

61、                    目標(biāo)地址 （1）OP字段指定16種操作  （2）單字長(zhǎng)二地址指令  （3）每個(gè)操作數(shù)可以指定8種尋址方式  （4）操作數(shù)可以是RR型、RS型、SS型8、 指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)15            10                  &#

62、160;     7              4    3              0OP 源寄存器   基值寄存器                          位移量（16位）（1）雙字長(zhǎng)二地址指令，用于訪問存儲(chǔ)器（2）操作碼字段OP為六位，可以指定64種操作（3）一

63、個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由基址寄存器和位移量決定），所以是RS型指令。9、指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)15        10              7          4  3          0    OP - 源寄存器 基址存儲(chǔ)器        &

64、#160;             位移量（16位）（1）雙字長(zhǎng)二地址指令，用于訪問存儲(chǔ)器（2）操作碼字段OP為六位，可以指定64種操作（3）一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由基址寄存器和位移量決定），所以是RS型指令。10、什么是RISC？RISC指令系統(tǒng)的特點(diǎn)是什么？簡(jiǎn)化指令系統(tǒng)計(jì)算機(jī)簡(jiǎn)稱RISC。RISC指令系統(tǒng)的特點(diǎn)是：（1）選取使用頻率最高的一些簡(jiǎn)單指令，指令條數(shù)少；（2）指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少；（3）只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。習(xí)題五1、請(qǐng)

65、在括號(hào)內(nèi)天如適當(dāng)答案。在CPU中：（1）保存當(dāng)前正在執(zhí)行的指令的寄存器是_指令寄存器_；(2)保存當(dāng)前正在執(zhí)行的指令地址的器存器是_地址寄存器；（3）算術(shù)邏輯運(yùn)算結(jié)果常放在_累加寄存器_和_狀態(tài)條件寄存器_ 。2、什么是微操作指在指令執(zhí)行過程中，要求每個(gè)部件所完成的基本操作3、數(shù)據(jù)傳輸率？數(shù)據(jù)傳輸率是指單位時(shí)間存儲(chǔ)器讀/寫的二進(jìn)制信息量。4、假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量。(80*3+1)*32/8=964(B)5、計(jì)算機(jī)的5大功能？（1）輸入輸出功能  （2）記憶功能 

66、; （3）計(jì)算功能  （4）判斷功能  （5）自我控制功能6、說明CPU中的主要寄存器。（1）指令寄存器（IR）（2）程序計(jì)數(shù)器（PC）（3）地址寄存器（AR）（4）緩沖寄存器（DR）（5）累加寄存器（AC）（6）狀態(tài)條件寄存器（PSW）7、什么是CISC？CISC指令系統(tǒng)的特點(diǎn)是什么？CISC是復(fù)雜指令系統(tǒng)計(jì)算機(jī)的英文縮寫。其特點(diǎn)是：（1） 指令系統(tǒng)復(fù)雜龐大，指令數(shù)目一般多達(dá)2、3百條。（2） 尋址方式多（3） 指令格式多（4） 指令字長(zhǎng)不固定（5） 可訪存指令不加限制（6） 各種指令使用頻率相差很大（7） 各種指令執(zhí)行時(shí)間相差很大（8） 大多數(shù)采用微程序控制器8、什么是并行處理？并行處理是使計(jì)算機(jī)的各個(gè)操作（如讀/寫存儲(chǔ)器，算術(shù)或邏輯運(yùn)算，I/O操作）能同時(shí)進(jìn)行，從而大大提高了計(jì)算機(jī)的速度。并行性有著兩種含義：一是同時(shí)性，指兩個(gè)以上事件在同一時(shí)刻發(fā)生；一是并發(fā)性，指兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。9、簡(jiǎn)述CPU的主要功能。（1） 指令控制  程序的順序控制，稱為指令控制。（2） 操