《計算機組成原理

1、1.中央處理器的組成原理。主要的內(nèi)容是運算方法和運算器、控制器、指令系統(tǒng)和系統(tǒng)總線。2.存儲器的組織及輸入輸出組織。主要的內(nèi)容是高速緩沖存儲器Cache、主存儲器、外存儲器和由它們組成的多級存儲系統(tǒng)；常用的輸入/輸出設(shè)備和輸入/輸出系統(tǒng)。三.本課程的特點：1.具有要求的基礎(chǔ)較高，知識面廣和承上啟下的特點。2.具有概念多、難度大的特點。根據(jù)以上的特點，要求在學(xué)習(xí)計算機組成原理課前必須要有較扎實的數(shù)字邏輯和數(shù)字電路的知識，學(xué)習(xí)本課程必須弄清原理，按質(zhì)完成一定量的習(xí)題，要在理解的基礎(chǔ)上記住有關(guān)的原理、概念和術(shù)語。通過不斷的學(xué)習(xí)、復(fù)習(xí)，有意識有目的地圍繞“整機概念”這一最大的難點主動地學(xué)習(xí)，有條件者可

2、結(jié)合計算機系統(tǒng)的監(jiān)控程序分析、學(xué)習(xí)，效果會更好，只要努力，我們學(xué)習(xí)計算機組成原理課程的目的就一定能達到。第1章 計算機系統(tǒng)概論本章的學(xué)習(xí)目的：初步了解計算機系統(tǒng)的組成和計算機的工作過程，掌握常用的概念、名詞術(shù)語，為以后各章的學(xué)習(xí)打下基礎(chǔ)。本章要掌握的主要內(nèi)容：1.電子計算機的分類，電子數(shù)字計算機的特點。2.計算機與人們的生活息息相關(guān)，了解計算機有哪些主要的應(yīng)用。3.計算機系統(tǒng)是由硬件和軟件兩大部分組成的，硬件是物資基礎(chǔ)，軟件是解題的靈魂。弄清硬件和軟件的概念。4.計算機硬件系統(tǒng)所包含的主要部分，各部分的功能及其組成框圖。5.計算機的工作過程，主要是執(zhí)行指令的過程。而指令周期包括取出指令、解釋指

3、令和執(zhí)行指令兩個階段。6.計算機發(fā)展所經(jīng)歷的五代，前四代分代的主要標(biāo)志是以所使用的主要邏輯元件來劃分的，第五代計算機以知識推理，人工智能為主要標(biāo)志。7.當(dāng)前計算機組織結(jié)構(gòu)發(fā)展的趨勢。8.馮努依曼計算機的設(shè)計思想是采用二進制表示各種信息以及存儲程序和程序控制。存儲程序的概念是將解題程序（連同必須的原始數(shù)據(jù)）預(yù)先存入存儲器；程序控制是指控制器依據(jù)所存儲的程序控制全機自動、協(xié)調(diào)地完成解題任務(wù)。存儲程序和程序控制統(tǒng)稱為存儲程序控制。9.控制器和運算器合稱為中央處理器CPU，當(dāng)前CPU芯片還集成有存儲管理部件、Cache等；CPU和內(nèi)存儲器合稱為計算機主機。10.指令字和數(shù)據(jù)均以二進制代碼的形式存入存儲

4、器，計算機是如何區(qū)分出指令和數(shù)據(jù)的。11.計算機系統(tǒng)的主要性能指標(biāo)包括哪些？12.計算機的運算速度是指它每秒鐘執(zhí)行指令的條數(shù)。單位是MIPS（百萬條指令每秒）式中，n指令的種類fi 第i種指令在程序中出現(xiàn)的頻度（%）ti 第i種指令的指令周期13.計算機系統(tǒng)按功能劃分，通常為五級的層次結(jié)構(gòu)，每一級都可進行程序設(shè)計。14.機器功能的軟硬件劃分取決于價格、速度、可靠性、存儲容量和變更周期等。15.軟件和硬件在邏輯功能上是等效的。合理分配軟硬件的功能是計算機總體結(jié)構(gòu)的重要內(nèi)容。16.固件是具有軟件功能的硬件，它是介于傳統(tǒng)軟硬件之間的實體。從功能上說類似于軟件，就其形態(tài)說類似硬件。17.本章主要的術(shù)語

5、及概念：運算器、控制器、中央處理器CPU、主機、存儲器、I/O接口（適配器）、I/O設(shè)備、總線、存儲程序、程序控制、硬件、軟件、固件、運算速度、存儲容量、單元地址、存儲單元、程序、指令。第2章 運算方法和運算器本章的學(xué)習(xí)目的：弄清數(shù)據(jù)與文字在計算機中的表示法，定點加、減、乘、除運算的算法，浮點數(shù)的表示法及運算方法，邏輯運算的實現(xiàn)，定點、浮點運算器的組成及工作原理。本章要掌握的主要內(nèi)容：1.進位計數(shù)制及不同計數(shù)制（十、二、八、十六）之間數(shù)的轉(zhuǎn)換方法。進位計數(shù)制有兩個要素，一是基數(shù)R，二是位權(quán)Ri。R是指計數(shù)制中所用到的數(shù)碼個數(shù)，如十進制為09共十個數(shù)字符號；Ri是指R進制數(shù)中數(shù)位的固定倍數(shù)。不同

6、數(shù)制之間數(shù)的轉(zhuǎn)換依據(jù)：若兩個有理數(shù)相等，則這兩個數(shù)的整數(shù)部分與小數(shù)部分一定分別相等。2.計算機廣泛使用二進制的原因是由于其只有二個數(shù)字符號，便于物理的實現(xiàn)，運算規(guī)則最簡單，節(jié)省元件，可作為邏輯設(shè)計的便利工具，可靠性高。3.計算機中表示的二進制位數(shù)B和人們習(xí)慣的十進制數(shù)D之間的位數(shù)關(guān)系：B = 3.32 D可見，一位十進制數(shù)要用3.32位二進制數(shù)表示，這應(yīng)與二進制編碼的十進制數(shù)（BCD碼）區(qū)分開來。4.數(shù)值數(shù)據(jù)在計算機中有定點表示和浮點表示兩種數(shù)據(jù)格式。5.定點表示法的表數(shù)范圍、精度及其特點。6.浮點表示這一部分的內(nèi)容是一個難點，應(yīng)真正弄懂。(1).浮點數(shù)的構(gòu)成：N=REM上式R是基數(shù)，通常R=

7、2（也有R=8或R=16），對于同一臺計算機，R是固定不變的，因此，計算機表示浮點數(shù)時只需表示指數(shù)（稱為階）E和尾數(shù)M。E包括階符（指明指數(shù)的正負）和階碼（整數(shù)），用于指明小數(shù)點的實際位置。M為尾數(shù)，包括數(shù)符和尾數(shù)，M表示了數(shù)的精度和正負。它在機器中的表示如下：ESE1 E2 EmMSM1 M2 Mn |階符 | 階碼 |數(shù)符| 尾數(shù) |形式小數(shù)點所表示的浮點數(shù)，其形式小數(shù)點的位置在Ms之后。由于整個數(shù)的小數(shù)點位置還應(yīng)由階來決定，即當(dāng)E為正階時，表明實際小數(shù)點的實際位置應(yīng)右移；當(dāng)E為負階時，表明實際小數(shù)點的位置應(yīng)左移。由于所表示的尾數(shù)部分，其最大的絕對值約等于1，因此，所能表示的最大數(shù)是由階碼

8、的位數(shù)來確定，而表示數(shù)的精度應(yīng)由尾數(shù)的位數(shù)n決定。(2).規(guī)格化浮點數(shù)是尾數(shù)的最高位為非零數(shù)值的浮點數(shù)。表示為 0.5|M|1 （R=2）規(guī)格化數(shù)可使一個浮點數(shù)的表示是惟一的，而且能保留最多的有效數(shù)字，避免丟失運算精度。例：某運算結(jié)果：N=200010.0000000110001110，限定的尾數(shù)為8位，可得N1=200010.00000001 或 N2=2-01110.11000111，這二個數(shù)的精度不同，N2有8位數(shù)的精度，而N1 只有1位數(shù)的精度。N1 是由N舍去尾數(shù)的低8位得到的，N2 則是由N 規(guī)格化后得到的。(3).如何實現(xiàn)規(guī)格化？當(dāng)|M|1時，將尾數(shù)右移，每右移一位，階碼加1，稱

9、為向右規(guī)格化，簡稱右規(guī)；當(dāng)|M|0.5時，將尾數(shù)左移，每左移一位，階碼減1，稱為向左規(guī)格化，簡稱左規(guī)?？梢姡?guī)格化過程，就是自動調(diào)節(jié)比例因子的過程。應(yīng)注意的是，尾數(shù)為零的浮點數(shù)不能規(guī)格化。(4).規(guī)格化浮點數(shù)的表數(shù)范圍：設(shè)階碼為m位，尾數(shù)為n位（不包括階符和尾符），則規(guī)格化浮點數(shù)的表數(shù)范圍為： 上式中(2m-1)和-(2m-1)是m位階碼能表示的最大和最小的階碼，而和則是規(guī)格化尾數(shù)絕對值最小和最大的值。在階和尾數(shù)均用補碼表示的機器中，由于補碼可多表示一個最小的負數(shù)和為便于判別規(guī)格化，則其表數(shù)范圍為：正數(shù)：負數(shù)： 上式中，-2m為m位補碼表示的階碼所能表示的最小負數(shù)，-1為補碼表示的最小的尾數(shù)值

10、。當(dāng)M = -2-1時， M補=1.1000，而當(dāng)M=（-2-1-2 -n）時，M補=1.0111， M= -1時，M補=1.0000，除去 M= -2-1這一數(shù)值后，要判別是否為規(guī)格化尾數(shù)，只需判Ms和M1這兩位的狀態(tài)不相同時，則為規(guī)格化尾數(shù)。設(shè)想把M= -2-1作為規(guī)格化尾數(shù)，其判斷規(guī)格化的邏輯表達式在尾數(shù)的位數(shù)很多時的復(fù)雜程度。(5).浮點表示的優(yōu)缺點。7.IEEE754標(biāo)準(zhǔn)中單精度和雙精度兩種浮點數(shù)的表示數(shù)的范圍及其機器數(shù)的表示形式。8.十進制數(shù)串的表示方法：(1)字符串形式：每個十進制數(shù)位或符號位占用一個字節(jié)。字符串形式應(yīng)用于非數(shù)值處理的領(lǐng)域。(2)壓縮的十進制數(shù)串形式：一個字節(jié)存放

11、兩個十進制數(shù)位。9.計算機中表示數(shù)的大小和正負的方法稱為碼制。機器數(shù)的表示有原碼、補碼、反碼和移碼四種形式。10.原碼、補碼、反碼和移碼的性質(zhì)歸納：(1) 補碼、反碼和移碼的符號位作為數(shù)值的一部分看待，參加運算，而原碼則不能。(2) 原碼和反碼的表數(shù)范圍相對于0來說是對稱的，整數(shù)： -（2n-1） 0 +（2n -1）小數(shù)：-（1-2-n） 0 +（1-2-n）而補碼和移碼則可多表示一個最小負數(shù)：整數(shù)：-2n、-（2n-1） 0 +（2n-1）小數(shù)：-1、-（1-2-n） 0 +（1-2-n）(3) 零的原碼和反碼（定點小數(shù)）各有二種表示形式： +0原=0.000，-0 原=1.000 +0反

12、=0.000，-0 反=1.111而零的補碼和移碼（定點整數(shù)）各只有一種表示形式： +0補=-0補=0 000 +0移=-0移=1 000（4）反碼和補碼右移時，移空位（數(shù)的最高位）補上和符號相同的代碼，而原碼左右移時，移空位均補上0；補碼左移，移空位（數(shù)的最低位）補0；正數(shù)的反碼左移時，移空位補0，負數(shù)的反碼左移時，移空位補1。（5）原碼表示法便于輸入輸出，有利于實現(xiàn)乘除運算，不利于加減運算；補碼表示法便于加減運算，乘除運算也有較好算法，故多被采用；反碼表示法最易于形成代碼，但運算復(fù)雜且速度慢，很少采用；移碼主要用于表示浮點數(shù)的階。11.字符的ASCII碼與字符串的表示方法。12.漢字的表示

13、方法包括漢字的輸入編碼，漢字內(nèi)碼和漢字字模碼。13.由于噪音干擾而造成計算機的突發(fā)性錯誤可通過數(shù)據(jù)校驗碼加以發(fā)現(xiàn)或給出錯誤特征而對錯誤加以糾正。奇偶校驗碼校驗位的生成，查錯過程及查錯的功能。14.若待編碼信息為n位（二進制），則糾正一位錯所需的校驗位數(shù)r 應(yīng)滿足：2 rn+r+1 模2 四則運算，循環(huán)冗余碼(CRC)的糾錯原理。15.補碼加法的規(guī)則是任意兩個數(shù)的補碼之和等于該兩數(shù)和之補碼，即 X補 +Y補 = X+Y補 (mod 2)對于定點小數(shù)來說，上式的先決條件是：-1x1, -1y1, -1x+y1。16.補碼減法的運算公式： X-Y補 =X補+-Y補 (mod 2)在用補碼表示的機器中

14、，存儲的是x補 和y補的機器數(shù)，而減法運算則是指令的要求，上式表明要做減法，必須從y補 求出-y補（稱為對y求補），再把減法變?yōu)榧臃ㄟM行運算。 -Y補 = Y補 +2 -n（各位變反，末位加1）17.溢出的檢測與處理。溢出是指當(dāng)運算結(jié)果大于機器所能表示的最大正數(shù)（上溢）或小于機器所能表示的最小負數(shù)（下溢）。機器設(shè)有溢出標(biāo)志位OF，溢出時將OF置成1，轉(zhuǎn)溢出中斷處理或停機。對溢出標(biāo)志位OF產(chǎn)生影響的指令是算術(shù)運算類指令。溢出的檢測有單符號位和雙符號的判溢出。以補碼加法為例，單符號位判溢出的基本邏輯表達式為：OF= 第一乘積項表示兩個操作數(shù)均為正數(shù)（An=Bn= 0）和數(shù)的符號Sn=1（負數(shù)）的情

15、況（屬于上溢）；第二乘積項則表示兩個操作數(shù)均為負數(shù)（An=Bn=1），和數(shù)的符號為Sn=0的情況（屬于下溢）。雙符號位的判溢出是用模4補碼擴大表數(shù)范圍，使運算結(jié)果-1A+B1時，小數(shù)點左邊兩位的狀態(tài)總是相同的（這是變形補碼、雙符號位補碼的含義）。當(dāng)運算結(jié)果A+B-1或A+B1時，小數(shù)點左邊兩位的狀態(tài)為SnSn=10或01，此時為溢出的情況。故雙符號位的判溢出表達式為： 值得指出的是，機器存儲的是正常范圍表示的數(shù)，因此只需存儲單符號位的補碼，只是在運算時，將單符號位的補碼擴充為雙符號位的補碼。18.由邏輯門電路組成的全加器的邏輯方程式： 19.行波進位n位字長加減法器結(jié)果的形成時間，以P48圖2

16、.3為例：上式說明，行波進位加減法器結(jié)果的形成時間隨n的增加而增加；盡管n位操作數(shù)同時送到，但高位的和數(shù)要等到相鄰低位的進位形成后再經(jīng)一定時間后才能形成，由于進位是“行波”式（串行）進行的，故這種加減法線路無法達到真正的并行，就是說，其速度較慢。因此，加快進位的傳送，是提高運算速度的關(guān)鍵。20.計算機中實現(xiàn)十進制加法的兩種方法。十進制加法器的組成及其設(shè)計的關(guān)鍵。21.計算機實現(xiàn)乘除運算的方法：（1）用乘除運算子程序?qū)崿F(xiàn)；（2）在加法器和寄存器中增添控制線路實現(xiàn)；（3）用陣列乘除法器實現(xiàn)。22.原碼一位乘法的算法：（1）符號位單獨處理，ZSXSYS（2）從乘數(shù)的最低位開始，逐位與被乘數(shù)相乘，若該

17、乘數(shù)位Yn-i+1 = 1，則部分積Pi-1 +|x|，若Yn-i+1 = 0，則Pi-1+0，相加后右移一位，得新的部分積Pi ，重復(fù)n次可得乘積的絕對值|P|。（可見，原碼乘法過程變?yōu)?|x|或+0 以及右移操作）（3）給|P|置乘積的符號位Zs，可得xy原23.原碼一位乘法的邏輯結(jié)構(gòu)原理圖及乘法操作的總時間。24.確立補碼乘法算法的重要公式：（1）補碼與真值的轉(zhuǎn)換公式：已知y補=y0.y1y2yn，則真值 （2）補碼的右移已知：x 補 =x0.x1x2xn ，則 補 =x0.x0x1x2xn25.陣列乘法器的組成原理及其與常規(guī)乘法器的比較。 (1) mn位的陣列乘法器,被加數(shù)產(chǎn)生部件由m

18、n個與門組成； 被加數(shù)求和部件由 (m-1)n位全加器組成。（2）陣列乘法器一次乘法所需時間。（3）運算的過程。26.原碼除法的運算規(guī)則。（1）商的符號位單獨處理，即 qSXSYS （2）商的尾數(shù) 商的原碼q原=qs.q1q2qn（3）被除數(shù)X、除數(shù)Y、商q和余數(shù)rn之間的關(guān)系應(yīng)滿足：X=qY+rn 0|rn|2 nY27.原碼加減交替法（不恢復(fù)余數(shù)法）除法算法：（1）商符qSXSYS （2）余數(shù)ri為正數(shù)時，商上1，余數(shù)左移一位減除數(shù)，即2ri-|y|（-|y|用加-|y|補）；余數(shù)為負數(shù)時，商上0，余數(shù)左移一位加除數(shù)，即2ri+|y|，如此循環(huán)，直至取得所需的n位商為止。(3)給商置入商符

19、得q原。28. 原碼加減交替法除法的邏輯結(jié)構(gòu)原理圖及操作步驟、操作的總時間。29. 陣列除法器的組成原理及其與常規(guī)除法器的比較。 （1）實現(xiàn)陣列除法的關(guān)鍵電路是可控加法減法單元(CAS)。 （2）n位除n位所需CAS單元為n2個。 （3）陣列除法器執(zhí)行一次除法所需時間為 n2T，T為一個CAS單元電路的延遲時間，可采用先行進位的方法縮短陣列除法器的操作時間。30. 計算機中的基本邏輯運算、邏輯運算的特點及其應(yīng)用。31. 多功能算術(shù)邏輯運算單元設(shè)計的基本思想。由控制參數(shù) S0 S1 S2 S3 將操作數(shù)Ai和Bi組合成函數(shù)xi和yi再送全加器相加，由于S0 S1 S2 S3不同的組合和在算邏運算

20、控制端M的共同控制下，便可實現(xiàn)多種算術(shù)邏輯運算。32.多功能算邏運算單元的組成（參見P79 圖2.19）（1）函數(shù)發(fā)生器，輸出 xi 和 yi（2）具有先行進位鏈的加法器由于xi+yi =xi ， xiyi=yi ，這就使得進位邏輯式得到簡化。Cn+i+1 = xiyi + (xi +yi)Cn+i = yi + xiCn+i上式說明了xi 既是一個操作數(shù)，又是進位傳遞函數(shù)；yi 既是一個操作數(shù)，又是進位產(chǎn)生函數(shù)。這就大大簡化了先行進位鏈的線路。先行進位鏈進位的表達式（遞推式）如下：Cn+1 = y0 + x0CnCn+2 = y1+x1y0+x1x0CnCn+3 = y2+x2y1+x2x1

21、y0+x2x1x0Cn片（小組）進位產(chǎn)生函數(shù)片（小組）進位傳遞函數(shù)Cn+4 =G+PCn從以上進位的遞推公式可見，Cn+1、Cn+2 和Cn+3 是同時形成的，這是由于以上三個進位表達式都是“與或”表達式，用“與或”門實現(xiàn)，而“與或”門的輸入變量是 xi，yi 和Cn，xi和yi又是由同時送來的Ai、Bi經(jīng)函數(shù)發(fā)生器產(chǎn)生，故以上3個進位信號同時產(chǎn)生。由此可見，并行進位是解決行波進位并行加法器速度慢的行之有效的方法。由多片74181組成的ALU，實現(xiàn)片（小組）內(nèi)并行進位，片（小組）間串行進位。33. 由74181和74182組成的兩級先行進位的ALU。先行進位部件（CLA）74182的進位邏輯式

22、：Cn+x=G0+P0CnCn+y=G1+P1G0+P1P0CnCn+z=G2+P2G1+P2P1G0+P2P1P0Cn 例：32位兩級先行進位的ALU（參見P82圖2.22）34.實現(xiàn)總線連接的三態(tài)緩沖器。三態(tài)邏輯電路是指輸出電平可具有邏輯“1”，邏輯“0”和“浮空”三種狀態(tài)的邏輯電路，是實現(xiàn)總線連接的理想器件。35.運算器的三種基本結(jié)構(gòu)及其特點，運算器的實例。36.浮點運算的算法：浮點算術(shù)運算由階和尾數(shù)兩部分的運算組成，它們的運算可采用任何一種相應(yīng)的定點運算的方法進行。設(shè)兩浮點數(shù)：，,則（1）浮點加減法運算： Ex 0，即Ex Ey，應(yīng)將My 右移，每右移一位， -1，直至=0為止；若0，

23、即Ex Ey ，應(yīng)將Mx 右移，每右移一位，+1，直至=0為止。（2）取大階Max (Ex ,Ey) 暫作結(jié)果的階，將對階后的尾數(shù)按指令要求相加或相減。（3）將運算結(jié)果規(guī)格化（以雙符號補碼為例）A.右規(guī)條件：運算結(jié)果兩個尾符S0S0狀態(tài)不同，即: 右規(guī)的操作是尾數(shù)右移，階碼加1；B.左規(guī)條件：結(jié)果非零（即R0）而且為正數(shù)，尾數(shù)最高位M1 =0；或結(jié)果為負數(shù)，尾數(shù)最高位M1=1，即： 左規(guī)的操作是尾數(shù)每左移一位，階碼減1。（4）舍入處理當(dāng)尾數(shù)右移時，為減少誤差，需進行舍入處理。常用的舍入法有“0舍1入法”和“恒置1法”。（5）最后檢測結(jié)果是否溢出。浮點數(shù)的溢出是指運算結(jié)果的階大于機器所能表示的最

24、大正階。若溢出，轉(zhuǎn)中斷處理或停機。38.浮點乘法運算的步驟（1）階碼相加，尾數(shù)相乘；（2）結(jié)果規(guī)格化；（3）通常對乘積低位部分進行舍入處理，取尾數(shù)乘積的高位部分；（4）判溢出。39.浮點除法運算的步驟：（1）階碼相減，尾數(shù)相除；（2）結(jié)果規(guī)格化；（3）判溢出；40.浮點運算器的結(jié)構(gòu)及浮點四則運算的實現(xiàn)。41.浮點運算流水線： （1）線性流水線時鐘周期的確定: = Max (i) +l =m +l （2）K級線性流水線的加速比： Ck = = （3）實例見P102【例2.37】42.本章主要的術(shù)語、概念。 進位計數(shù)制、碼制、規(guī)格化浮點數(shù)、左規(guī)、右規(guī)、舍入、溢出、機器數(shù)、真值、原碼、反碼、補碼、移

25、碼、求補、ASCII碼、漢字內(nèi)碼、數(shù)據(jù)校驗碼、變形補碼、數(shù)據(jù)通路、先行進位、浮點運算流水線、加速比。第3章 存儲系統(tǒng)本章的學(xué)習(xí)目的：弄清半導(dǎo)體存儲元件的存儲機理，由半導(dǎo)體存儲器芯片組成主存的工作原理，高速緩沖存儲器、多模塊交叉并行存儲系統(tǒng)和虛擬存儲器的工作原理，存儲系統(tǒng)的層次結(jié)構(gòu)。本章要掌握的基本內(nèi)容：1.存儲器的分類，主要掌握按存取方式分類和按在計算機系統(tǒng)中的作用分類。2.存儲系統(tǒng)的設(shè)計目標(biāo)：在一定的成本下，獲得盡可能大的存儲容量，盡可能高的存取速度以及可靠性等。3存儲系統(tǒng)的分級結(jié)構(gòu)（P109 圖3.1）（1）高速緩沖存儲器在計算機系統(tǒng)中用于存放最活躍的程序和數(shù)據(jù)的高速小容量存儲器。（2）主

26、存儲器用于存放計算機運行期間的大量程序和數(shù)據(jù)的半導(dǎo)體存儲器。內(nèi)存儲器（簡稱內(nèi)存）包括主存儲器和高速緩沖存儲器，是CPU 能直接訪問的存儲器。（3）外存儲器（輔助存儲器）存放當(dāng)前暫不參與運行的程序和數(shù)據(jù)，需要時再與主存成批交換信息的存儲器。例如磁表面存儲器（磁盤、磁帶）、光盤存儲器。4.主存儲器的技術(shù)指標(biāo)（1）存儲容量主存存儲單元的總數(shù)，通常用字數(shù)或字節(jié)數(shù)表示。按字節(jié)編址的主存，存儲容量的單位可用KB、MB、GB、TB等單位表示：1KB=210 B， 1MB=220 B，1GB=230B， 1TB=240B（2）存儲周期Tmc兩次讀/寫操作之間所需的最短間隔時間。Tmc 的單位是ns(納秒)，1

27、ns=10-9 s。當(dāng)前半導(dǎo)體存儲器的Tmc 已小于10ns。值得指出的是存取時間TA ，是指存儲器從接收到讀出或?qū)懭氲拿钇鸬酵瓿勺x數(shù)或?qū)憯?shù)操作所需的時間。通常TA Tmc5.MOS靜態(tài)存儲元的組成及其存儲二進制數(shù)的機理用雙穩(wěn)態(tài)觸發(fā)器的兩個穩(wěn)定狀態(tài)表示1和0。6.存儲器芯片內(nèi)部電路由存儲體及相應(yīng)的外圍電路組成。存儲體是由存儲元件按行列排列而成，外圍電路則是存儲體的地址譯碼驅(qū)動，讀寫電路和內(nèi)部時序電路等。7.馮努依曼計算機的工作方式基本特點之一是按給定的地址訪問存儲器。地址譯碼通常用雙譯碼的結(jié)構(gòu)（參見P119 圖3.9）。即由x地址譯碼選中的行和由y地址譯碼選中的列之交點的存儲元即為被選存儲元

28、。8.主存儲器與CPU的連接，包括地址線、數(shù)據(jù)線和控制線的連接。根據(jù)存儲器容量的要求，可將若干存儲器芯片按位、字、或字位進行擴展，如課本P136圖3.25和圖3.26所示。所需某種規(guī)格存儲器芯片數(shù)N的計算如下： 存儲器組成實例詳見P137的【例3.1】，例中給出 4 種規(guī)格的RAM芯片供選擇，選片的原則是能用容量大的芯片盡量用大的，這樣的好處是可減少芯片數(shù)量并使片選的譯碼線路簡單；另外，存儲空間的地址范圍最好寫成十六進制數(shù)，以易于從高位地址的譯碼確定片選信號的連接。例子中的8KB ROM 的地址空間是十六進制數(shù)的0000H 3FFFH，該地址的特征是高2位地址A15A14=00，其余13位地址

29、為0或1（任意），可用3 8譯碼器的輸出y0和y1作為兩個8KB EPROM 的片選信號，EPROM 只需片選信號有效即可讀出，不需讀寫控制信號。地址空間低端的4KB RAM 的片選信號可作如下考慮：由于4KB容量的芯片需要12位地址作為片內(nèi)地址，即A11 A0，此4KB是低端的存儲空間，即A15 A120100 ，用y2和A120 ，將y2和A12經(jīng)反相作為“與非門”的輸入，“與非門”的輸出可得此4KB RAM 的片選信號。y3 和y4作為兩個8KB SRAM 的片選信號。9.弄清存儲器的讀周期、寫周期與存取時間的區(qū)別，參見P135圖3.23。10.四管、單管動態(tài)存儲元的存儲機理用電容存儲電

30、荷的多少表示1和0。特別應(yīng)注意到四管動態(tài)存儲元的讀出過程就是刷新（補充電荷）的過程；單管動態(tài)存儲元讀1后，該存儲元的狀態(tài)變?yōu)?，稱為破壞性讀出，需要讀后重寫。11.動態(tài)存儲器的刷新、刷新周期以及三種基本的刷新方式及其特點。12.雙極型存儲元的工作機理及其特點。13.半導(dǎo)體只讀存儲器的分類：（1）掩膜式只讀存儲器（MROM）是由制造廠家把信息“寫入”，用戶不能修改的存儲器片。（2）（一次性）可編程的只讀存儲器（PROM）信息由用戶編程寫入，但不能“擦除”再寫的存儲器片。（3）光可擦可編程的只讀存儲器（EPROM）寫入信息后可用紫外光擦除，再編程寫入的只讀存儲器。（4）閃速存儲器(Flash Me

31、mory)的工作原理及其工作模式閃速存儲器是一種快速電擦除、可改寫型的存儲器。14.解決主存與CPU速度不匹配的主要途徑：（1）在CPU內(nèi)部設(shè)置多個通用寄存器或加長存儲器的字長；（2）采用并行操作的存儲器；例如雙端口、相聯(lián)存儲器和多模塊交叉存儲器。（3）在CPU和主存之間插入高速緩沖存儲器（Cache）；15.雙端口存儲器是指同一個存儲器具有兩組相互獨立的讀寫控制電路。當(dāng)對兩個不同地址的存儲單元進行讀/寫，則可同時進行，這就提高了存儲器的工作速度；當(dāng)兩個端口同時要對同一存儲單元讀/寫時發(fā)生沖突，此時可由判斷邏輯決定對一優(yōu)先端口讀/寫，而延遲對另一端口的讀/寫。雙端口存儲器是用硬件的冗余取得高帶

32、寬。在奔騰機中用作數(shù)據(jù)Cache。16.多模塊交叉存儲器多模塊交叉存儲器的基本原理是：把M=2n 個容量為L個存儲單元的存儲器模塊進行交叉編址，使通常按地址自然遞增訪問存儲器的操作依次發(fā)生在不同的存儲模塊中，由于每個存儲模塊都有自己的讀/寫電路和地址寄存器、數(shù)據(jù)緩沖寄存器，就能對不同存儲模塊同時訪問，達到提高存儲器工作速度的目的。多模塊交叉存儲器的并行操作關(guān)鍵在于各存儲模塊的交叉編址。設(shè)有M個存儲器模塊，存儲模塊編號為J（J = 0，1，2，(M-1)），每個存儲模塊容量為L個存儲單元，單個模塊的單元順 序 號 為i（i = 0，1，2，(L-1)）。則Mj 模塊的編址模式為： 例如M=4，則

33、用模4交叉編址 模塊號 地址編址序列 最末二位地址狀態(tài) M0 0，4，8，（4i+0）, 4(L-1)+0 00 M1 1，5，9，（4i+1）, 4(L-1)+1 01 M2 2，6，10，（4i+2）, 4(L-1)+2 10 M3 3，7，11，（4i+3）, 4(L-1)+3 11在理想的情況下，每 （Tmc 存儲周期）可讀/寫一次。影響多模塊交叉主存系統(tǒng)實際效率的因素其一是工程實現(xiàn)方面的問題，即并行交叉程度越高，會增加延遲時間；其二是系統(tǒng)的效率問題，即程序轉(zhuǎn)移的非順序性和數(shù)據(jù)的順序性差，都造成多模塊主存系統(tǒng)效率的下降。例CDC 6600機，M=32，實際效率為10字/Tmc ，是理想

34、效率的1/3 還不夠。多模塊交叉主存系統(tǒng)是以硬件的冗余和交叉編址技術(shù)換取高帶寬。17.相聯(lián)存儲器是按內(nèi)容尋址的存儲器，即用某項內(nèi)容（關(guān)鍵字）作為地址來存取的存儲器。相聯(lián)存儲器的組成框圖見P144圖3.33。相聯(lián)存儲器主要用于存放Cache 的行標(biāo)志，虛擬存儲器的分段表、頁表和快表。18.高速緩沖存儲器(Cache)Cache是介于CPU與主存之間，用于存放當(dāng)前最活躍的程序塊和數(shù)據(jù)的高速小容量存儲器。Cache實現(xiàn)的理論基礎(chǔ)是CPU運行程序的局部性原理，即指CPU執(zhí)行的程序所使用的存儲單元是相對集中或小批簇聚于相鄰單元中。Cache的命中率H是指CPU在Cache中訪問到的次數(shù)n1與總的訪問次數(shù)

35、n之比。不命中率（脫耙率）：（1- H）在有Cache 的主存系統(tǒng)中，CPU訪問存儲器的平均周期：T A =HTcc +(1-H)T mc上式中：Tcc Cache 的存儲周期Tmc 主存的存儲周期訪問效率：e = CPU與Cache、主存的存儲層次見P145 圖3.34。19.主存與Cache 的地址映射方式有三種：全相聯(lián)映射、直接映射和組相聯(lián)映射；這三種映射方式Cache 的檢索過程；Cache 常采用的替換策略是近期最少使用(LRU)算法；Cache的寫操作策略：寫回法、全寫法。20. 虛擬存儲器用戶想象中的具有機器地址字所限定的存儲空間的內(nèi)存儲器，是指“主存-輔存”的存儲層次，它使計算

36、機系統(tǒng)具有外存的容量，接近于主存的速度和外存的位成本。通常，虛存空間大于實存空間是虛擬存儲系統(tǒng)的基本特征，虛存空間是由輔存（如磁盤）支持的。21.磁表面存儲器的特點22.磁性材料的記憶原理是利用磁表面不同的剩磁狀態(tài)記錄二進制信息。23.磁表面存儲器的寫、讀操作（1）寫操作磁頭寫入線圈加入寫脈沖電流I，產(chǎn)生磁通，通過磁頭縫隙將高速運動的磁層磁化，磁層的剩磁記錄了寫入的二進制信息。（2）讀操作記錄有信息的磁層高速通過磁頭縫隙，與鐵芯耦合形成閉合磁路，磁通的變化則在讀出線圈感應(yīng)出電勢，經(jīng)放大輸出讀出信號。由于讀、寫操作的互斥性，因此，寫入線圈和讀出線圈可以合二為一，分時使用。24.磁表面存儲器記錄二

37、進制信息的寫電流的編碼方式稱為磁記錄方式。常用的記錄方式有不歸零1制（NRZ1）、調(diào)相制（PM或PE）、調(diào)頻制（FM）和改進型調(diào)頻制（MFM）等。應(yīng)熟悉以上記錄方式寫入二進制代碼的寫電流波形。25.磁盤存儲器的主要技術(shù)指標(biāo)（1）存儲密度磁盤記錄區(qū)單位面積所能存儲的二進制位的數(shù)量。例如希捷公司的磁盤，存儲密度達16Gb/英寸 2。預(yù)計到2007年達到1Tb/英寸 2存儲密度通常用道密度Dt和位密度Db來衡量。Dt是指磁盤在記錄區(qū)內(nèi)徑向單位長度所記錄的磁道數(shù)。單位是TPI（道/英寸）或TPM（道/毫米）。Db通常指最內(nèi)圈磁道單位長度所能記錄的二進制位數(shù)。單位是bPI（位/英寸）或bPM（位/毫米）

38、。（2）存儲容量C磁盤裝置所能存儲的二進制數(shù)據(jù)的總量（格式化容量）。 C = nKLS式中：n 數(shù)據(jù)盤記錄面數(shù) K 每個記錄面的磁道數(shù)L 每一磁道記錄的扇區(qū)數(shù)S 每一扇區(qū)的字節(jié)數(shù)例如當(dāng)前3.5英寸的硬盤容量已達120GB。（3）平均存?。ǘㄎ唬r間指發(fā)出讀/寫命令后，磁頭由某一位置移動到所指定的記錄位置并開始進行讀/寫操作所需的時間。平均存取時間通常用平均找道時間Ts和平均等待時間TL之和來衡量。TA =Ts +TL式中，式中：Tc 盤片旋轉(zhuǎn)一圈所需的時間， n轉(zhuǎn)/秒Tsmax 最大的找道時間， Tsmin最小的找道時間（4）數(shù)據(jù)傳輸率Dtr磁盤存儲器在單位時間里讀/寫的二進制信息量，單位是K

39、B/S（千字節(jié)/秒）Dtr= ps 或 Dtr =Db V式中：p 每秒轉(zhuǎn)數(shù)s 每道容量Db 位密度V 最內(nèi)圈磁道線速度例：設(shè)盤轉(zhuǎn)速為p轉(zhuǎn)/秒，每道容量為s個字，則讀寫一塊字數(shù)為W的數(shù)據(jù)所需時間T約為： 26.硬磁盤存儲器的基本組成及工作原理。27.硬磁盤存儲器的記錄格式參見P166 圖3.52，編址方案為： 記錄面號，磁道號，扇區(qū)號，（臺號）28.軟磁盤存儲器的組成及工作原理。29.磁帶存儲器的主要性能及磁帶機的分類。30.光盤存儲器的分類及工作原理。31.本章主要的術(shù)語、概念 存儲元、隨機存儲器、順序存儲器、半順序存儲器、ROM、RAM、Cache、主存、內(nèi)存、外存（輔存）、存儲周期、靜態(tài)

40、存儲器、動態(tài)存儲器、刷新、破壞性讀出、寫操作、讀 操作、多模塊交叉存儲器、雙端口存儲器、Cache 的命中率、相聯(lián)存儲器、虛擬存儲器、地址映射、地址變換、記錄方式、道密度、位密度、平均定位時間、平均等待時間、記錄格式、數(shù)據(jù)傳輸速率。第4章 指令系統(tǒng)本章的學(xué)習(xí)目的：弄清計算機指令系統(tǒng)按功能劃分的指令種類；兩種指令系統(tǒng)計算機： CISC（復(fù)雜指令系統(tǒng)計算機）和RISC（精簡指令系統(tǒng)計算機）指令的特點；指令和數(shù)據(jù)的尋址方式；堆棧及其應(yīng)用。本章要掌握的基本內(nèi)容：1.指令系統(tǒng)與軟件、硬件之間的關(guān)系按指令系統(tǒng)的功能構(gòu)造硬件組織；硬件支持指令系統(tǒng)功能的實現(xiàn)；在指令系統(tǒng)的基礎(chǔ)上構(gòu)造系統(tǒng)軟件。2.指令的基本格式

41、 操作碼字段 OP地址碼字段 AOP指示指令的操作性質(zhì)，用二進制代碼表示，OP通過指令譯碼器進行解釋。A通常用于指示操作數(shù)的地址或指令地址。決定指令格式的主要因素有三個：一是操作的種類，二是地址的數(shù)目，三是尋址方式。3. 操作碼OP的結(jié)構(gòu)（1）操作碼的位數(shù)n取決于操作的種類N2n N , 即nlog2 N（2）操作碼的結(jié)構(gòu)可分為二種：a.固定長度（規(guī)整型）的OP結(jié)構(gòu)是指操作碼的位數(shù)和位置固定不變。其特點是有利于簡化硬件的譯碼邏輯，但指令碼各位的利用率較低。b.可變長度（非規(guī)整型）的OP結(jié)構(gòu)是指操作碼的位數(shù)不固定。其特點是指令碼各位的利用率高，但硬件的實現(xiàn)較難。4. 地址碼結(jié)構(gòu)根據(jù)一條指令中所包

42、含的地址個數(shù)，分為三地址、二地址、一地址和零地址四種指令。參見課本P181。應(yīng)當(dāng)指出的是，一地址指令由指令的地址字段可獲得一個操作數(shù)，在涉及到雙操作數(shù)的指令時，另一操作數(shù)被指定在累加器AC中（稱為隱含尋址）。另外，零地址指令是指在指令中不包含操作數(shù)的地址，這對于不需有操作數(shù)的指令如停機指令等是可理解的，而對于要涉及操作數(shù)的零地址指令，操作數(shù)存放在堆棧中，可由堆棧指針指定。5. 指令操作碼的擴展方法這種操作碼的擴展技術(shù)是一種根據(jù)需要確定不同類型指令的操作碼位數(shù)，屬可變長度的OP結(jié)構(gòu)。另外，不管如何不規(guī)整，由于是用不同的二進制編碼表示不同的指令，故設(shè)計出的每一條基本指令，應(yīng)有且僅有一種編碼與之對應(yīng)

43、。擴展技術(shù)的主要優(yōu)點是指令碼中的各位利用率高，即縮短指令的平均長度，增加指令字的操作信息，減少程序總位數(shù)。其缺點是控制器設(shè)計難度增大，需要更多的硬件。6.指令的尋址方式有二種：（1）順序?qū)ぶ贩绞?，即指令在?nèi)存按序安排，指令地址由程序計數(shù)器PC提供。（2）跳躍尋址方式，由程序控制類指令的執(zhí)行形成下一條指令的地址。7. 操作數(shù)尋址方式形成操作數(shù)有效地址的方法。主要的尋址方式有：（1）立即尋址方式（立時地址）指令中的地址字段直接給出操作數(shù)本身。適用于指定固定的常數(shù)。（2）直接尋址方式地址字段直接給出操作數(shù)在內(nèi)存的地址A，即有效地址E=A。直接尋址方式的尋址范圍受指令的地址碼位數(shù)所限制，設(shè)A的位數(shù)為n

44、，則可尋址范圍為2n 個存儲單元（0(2n -1)），也就是說，這種尋址方式通常只能訪問低地址的內(nèi)存空間。（3）間接尋址方式指令中的地址字段指出操作數(shù)地址的地址。間接尋址可根據(jù)間址的次數(shù)分為一次間址和多次間址，如E=(A)為一次間址；E=(A)為二次間址。使用間接尋址的優(yōu)點主要是可擴大尋址范圍，如A為8位，存儲單元字長為16位，則由8位的地址經(jīng)過間址后可得到16位字長的有效地址；另一優(yōu)點是方便編程。間接尋址的缺點是增加指令的執(zhí)行時間，在多次間址中可能出現(xiàn)無窮間址（死循環(huán)）。（4）寄存器尋址方式特點：（A）壓縮指令字的長度，有效解決指令碼長度位數(shù)有限與內(nèi)存容量大的矛盾。（B）加快指令的執(zhí)行速度，

45、如RR型指令；（C）可擴大尋址范圍。A.寄存器直接尋址地址字段給出寄存器的編號，該寄存器的內(nèi)容就是操作數(shù)。B.寄存器間接尋址地址字段指定的寄存器，其內(nèi)容是操作數(shù)的地址，有效地址E = (Rn)。C.變址寄存器尋址將變址寄存器的內(nèi)容（變址值）與形式地址相加而得到有效地址。E = (Rx) +DD通常用補碼表示，可以是正整數(shù)或負整數(shù)，變址范圍：2n-1 (2n-1-1)，n為D的位數(shù)。D.相對尋址以程序計數(shù)器PC為變址器的變址。E = (PC) +DD通常用補碼表示，可以是正整數(shù)或負整數(shù)，變址范圍：2n-1 (2n-11)，n為D的位數(shù)。（5）復(fù)合尋址方式把變址和間址相結(jié)合的尋址方式。按變址和間址

46、的先后分為二種：A.變址間接式（先變址后間址）E = (Rx) +D)B.間接變址式（先間址后變址）E = (D) + (Rx)（6）塊尋址方式用一條塊尋址的指令實現(xiàn)一塊數(shù)據(jù)的傳送。它比用多條指令實現(xiàn)一塊數(shù)據(jù)的傳送可節(jié)省多次取指令的時間。指定數(shù)據(jù)塊長度的方法：a.指令中劃出字段指出長度，數(shù)據(jù)塊長度2n1，n為字段的位數(shù)。b.指令格式中指出數(shù)據(jù)塊的首址和末址，數(shù)據(jù)塊長度（末址首址）1。c.用塊結(jié)束字符指出數(shù)據(jù)塊的長度。方法 c 適用于傳送長度不固定的數(shù)據(jù)塊，但每傳送一個數(shù)據(jù)都需與“結(jié)束字符”作比較，費時間。（7）段尋址方式將段寄存器的基地址（左移4位）與偏移量相加形成內(nèi)存地址的尋址方式（PC采用

47、）。8. 堆棧按后進先出（LIFO）方式存取的存儲單元的有序集合。計算機中堆棧的實現(xiàn)有二種結(jié)構(gòu)，一種是寄存器堆棧（串聯(lián)堆棧、下壓堆棧），另一種是存儲器堆棧。前者是在CPU中設(shè)置一組專門的具有對位串聯(lián)的若干個寄存器組成，配合堆棧指令實現(xiàn)堆棧操作；后者則是在內(nèi)存開辟專門用于堆棧的存儲區(qū)，另加堆棧指針SP組成，配合堆棧指令實現(xiàn)其操作。由于存儲器堆棧是使用容量較大的內(nèi)存部分存儲區(qū)，因此具有堆棧區(qū)的位置靈活和容量可變等特點，是常用的一種。應(yīng)結(jié)合進出棧操作真正弄懂。堆棧在計算機中的應(yīng)用主要有：a.為零地址指令提供操作數(shù)，例如堆棧處理器；b.存放返回主程序得地址，實現(xiàn)子程序的嵌套；c.存放多級中斷的有關(guān)信息

48、，實現(xiàn)多級中斷的嵌套。9. 精簡指令系統(tǒng)的特點：a.選用的是使用頻率最高的一些簡單指令；b.指令長度固定，指令格式及尋址方式種類少；c.只有取數(shù)和存數(shù)指令訪問存儲器，其余指令的操作均在寄存器之間進行。10. 本章主要的術(shù)語、概念指令、指令系統(tǒng)、操作碼、地址碼、形式地址、有效地址、尋址方式、順序?qū)ぶ?、跳躍尋址、立即尋址、隱含尋址、直接尋址、間接尋址、寄存器尋址、寄存器間接尋址、變址間接尋址、相對尋址、塊尋址、基址尋址、段尋址、CISC、 RISC、堆棧、壓棧、出棧。第5章 中央處理器本章的學(xué)習(xí)目的：弄清中央處理器的功能和組成；實現(xiàn)指令功能的微操作系列如何產(chǎn)生；微操作系列如何轉(zhuǎn)換為硬件的執(zhí)行邏輯，

49、計算機內(nèi)部的運行機制，組合邏輯控制器，微程序控制器及其設(shè)計技術(shù)，并行處理技術(shù)等。本章要掌握的基本內(nèi)容：中央處理器CPU是計算機中用于解釋和執(zhí)行指令的部件。1. CPU的功能：（1）指令控制，即程序的順序控制。主要是由程序計數(shù)器PC（順序?qū)ぶ罚┖涂刂祁愔噶畹膱?zhí)行（跳躍尋址）實現(xiàn)的。（2）操作控制由執(zhí)行指令的一系列微操作信號進行控制。（3）時間控制對各種操作實施時間上的控制。主要是由時序信號發(fā)生器等實現(xiàn)。（4）數(shù)據(jù)加工對數(shù)據(jù)實現(xiàn)算邏運算等的處理。CPU的前三個功能主要是由控制器實現(xiàn)的，最后一個功能則是在運算器實現(xiàn)的。2. CPU的組成傳統(tǒng)的CPU是由控制器和運算器兩部分組成的，在巨大規(guī)模集成電路的

50、CPU芯片中還包括存儲管理部件及CPU內(nèi)部的Cache。控制器是指揮計算機各部件按指令要求進行操作的部件，是計算機的控制中心，其主要功能是：(1) 控制取出指令，解釋指令和執(zhí)行指令；(2) 中斷的控制；(3) 信息傳送線的控制。3. 控制器的基本組成(1) 指令部件即與指令有關(guān)的部件，它包括程序（指令）計數(shù)器PC、指令寄存器IR和指令譯碼器ID。(2) 時序部件時序部件主要包括時鐘脈沖源及啟?？刂齐娐?；時序信號的產(chǎn)生及控制部件。(3) 操作控制器用以產(chǎn)生微操作控制信號，控制各部件的操作。(4) 地址寄存器AR及數(shù)據(jù)寄存器DR，狀態(tài)條件寄存器PSR等。(5) 中斷機構(gòu)及控制臺。4. 操作控制器的

51、類型主要有二種：(1) 組合邏輯控制器（硬布線邏輯）(2) 微程序控制器（存儲邏輯型）操作控制器的類型不同，對控制器的組成影響很大，故也把操作控制器的類型稱為控制器的組成方式。5. 指令周期，CPU周期和時鐘周期(1) 指令周期指取出并執(zhí)行一條指令所需的時間。通常，其長短與指令的復(fù)雜程度有關(guān)。(2) CPU周期（機器周期）將指令周期劃分為若干個相對獨立的操作階段，稱為CPU周期。(3) 時鐘周期（節(jié)拍脈沖或T周期）CPU周期包括若干個完成微操作的節(jié)拍脈沖。6.各種類型指令的指令周期舉例，見P214P218，通過這些例子，使我們加深對指令執(zhí)行過程的理解，進一步從空間和時間上建立計算機的整機概念。

52、7. 時序信號的作用和體制時序信號的作用：為計算機各部分的協(xié)調(diào)工作提供時序標(biāo)志。時序信號的基本體制：電位-脈沖制。這是由于器件的特性所決定。組合邏輯控制器通常采用三級的時序體制：即主狀態(tài)(CPU)周期-節(jié)拍電位-節(jié)拍脈沖。微程序控制器常采用的時序體制是節(jié)拍電位-節(jié)拍脈沖制。8. 時序信號產(chǎn)生器的組成(1) 時鐘脈沖源由石英晶體振蕩器和與非門組成的振蕩電路組成，是主機信號的發(fā)源地。(2) 環(huán)型脈沖發(fā)生器循環(huán)移位寄存器和譯碼電路配合產(chǎn)生所需的節(jié)拍脈沖。(3) 啟停控制電路啟?？刂齐娐肥强刂茩C器正常啟動運行和停機操作的控制電路。對啟停電路設(shè)計的要求主要是：啟動時，一定要從第一個節(jié)拍電位的前沿開始工作，以保證機器運行時的第一個節(jié)拍電位有足夠的寬度，使機器工作可靠；停機時，一定要在指令最末一個節(jié)拍脈沖結(jié)束后才關(guān)閉時序發(fā)生器。9. 控制器的控制方式控制方式是指形成不同操作序列的時序信號的方法。常用的控制方式有三種：(1) 同步控制方式計算機的每一步操作都由統(tǒng)一的時序信號來控制。特點是有統(tǒng)一的時序信號。(2) 異步控制方式按實際需要確定每條指令，每個操作所需的時間，通常采用“應(yīng)-答”的方式工作。(3) 聯(lián)合控制方式是同步控制和異步控制方式的結(jié)合。10. 組合邏輯控制器（硬布線控制器）對不同指令中同一個微操作的產(chǎn)生條件用邏