TI公司DVI芯片TFP510詳細(xì)解讀(中文原創(chuàng))

1、TFP510一綜述：1. 封裝：64-Pin TQFP2. 支持從VGA到UXGA的分辨率（25MHZ到165MHZ的像素速率）3. 通用圖形控制器接口（可使TFP510與最普便使用的顯卡進(jìn)行無縫連接） 支持12位雙沿和24位單沿輸入模式。 可調(diào)1.1V1.8V以及標(biāo)準(zhǔn)3.3V的 CMOS輸入信號電壓。 支持單端和全差分輸入時(shí)鐘模式。4. 管腳與Sil164和Sil168兼容。二引腳封裝及功能描述圖：引腳封裝圖功能塊圖三引腳功能描述：名稱 編號I/O功能描述 DATA23:12 3647輸入24位像素總線的高12位在24位單沿輸入模式下（BSELhigh）,此總線輸入24位像素的高12位。在1

2、2位雙沿輸入模式下（BSELlow），這些引腳不用于像素輸入。該模式下DATA23:16的狀態(tài)被輸入到I2C寄存器CFG。這能使圖形控制器通過I2C接口讀取8位用戶配置數(shù)據(jù)。注意：輸入時(shí)不用的引腳要接GND或VDDDATA11:0 5055,5863輸入24位像素總線的低12位/12位像素總線輸入在24位單沿輸入模式下（BSELhigh），該總線輸入24位像素的低12位。在12位雙沿輸入模式下（BSELlow），該總線在每一個(gè)時(shí)鐘鎖存沿（無論上升沿還是下降沿）輸入1/2個(gè)像素（共12位）。DE 2輸入數(shù)據(jù)使能端。在任一給定時(shí)鐘周期中，DE信號決定發(fā)送器是編碼像素?cái)?shù)據(jù)還是控制數(shù)據(jù)。當(dāng)DEhigh

3、，發(fā)送器編碼DATA23:0的像素?cái)?shù)據(jù)。當(dāng)在消隱期（DElow），發(fā)送器編碼HSYNC, VSYNC, and CTL3:1控制信號。DK3 6MDA/DK2 7MCL/DK1 8輸入/輸出此三輸入端口支持3.3V CMOS信號電壓，都含弱下拉電阻，故若不連接，默認(rèn)為低電平。對此三個(gè)多功能端口的輸入操作取決于ISEL（引腳13）輸入的設(shè)置。當(dāng)I2C總線禁用時(shí)（ISEL0），此三引腳為去歪斜輸入，DK3：1用于調(diào)整像素?cái)?shù)據(jù)DATA23：0相對于輸入時(shí)鐘IDCK的建立和保持時(shí)間。當(dāng)I2C總線啟用時(shí)（ISEL1），MDA和MCL為用于I2C接口連接用于DHCP的密鑰EEPROM的開漏引腳。這種情況下

4、，MCL為內(nèi)在時(shí)鐘信號，MDA為內(nèi)在數(shù)據(jù)信號。DK3不用于此模式，當(dāng)用于EEPROM I2C接口時(shí)引腳7,8需要一個(gè)5k的電阻連接VDDHSYNC 4輸入水平同步輸入IDCK 56IDCK+ 57輸入差分時(shí)鐘輸入。TFP510既支持單端也支持全差分時(shí)鐘輸入模式。 在單端時(shí)鐘輸入模式中，IDCK+（57引腳）應(yīng)連接于單端時(shí)鐘源，而且IDCK-（56引腳）應(yīng)接地。 在差分時(shí)鐘輸入模式中，TFP510使用IDCK+和IDCK-信號的交叉點(diǎn)做為鎖存輸入數(shù)據(jù)（包括DATA23:0，DE， HSYNC，和VSYNC）的時(shí)間參考。差分時(shí)鐘輸入模式僅用于信號低擺幅模式中。VSYNC 5輸入垂直同步輸入BSEL

5、/SCL 15輸入/輸出輸入總線選擇/I2C時(shí)鐘輸入。該端口的使用取決于I2C接口是啟用還是禁用。該端口只能接3.3V電壓。當(dāng)I2C禁用時(shí)（ISEL0），將該端口置于高電平會(huì)啟用24位單沿輸入模式，而若將該端口置于低電平則會(huì)啟用12位雙沿輸入模式。當(dāng)I2C啟用時(shí)（ISEL1）,該引腳的功能是I2C的時(shí)鐘輸入。這種情況下，該引腳胡需要一個(gè)外部5k連VDD的上拉電阻的開漏輸出。DSEL/SDA 14輸入/輸出DSEL/I2C數(shù)據(jù)。該端口的使用取決于I2C接口是啟用還是禁用。該端口只能接3.3V電壓。當(dāng)I2C禁用時(shí)（ISEL0），該引腳和BSEL和VREF一起被用來選擇單端或差分時(shí)鐘模式。當(dāng)I2C啟

6、用時(shí)（ISEL1），該引腳為I2C的雙向數(shù)據(jù)鏈。這種情況下，該引腳胡需要一個(gè)外部5k連VDD的上拉電阻的開漏輸出。EDGE/HTPLG 9輸入邊沿選擇/熱插撥輸入。該端口的使用取決于I2C接口是啟用還是禁用。該端口只能接3.3V電壓。當(dāng)I2C禁用時(shí)（ISEL0），將該端口置于高電平，則在輸入時(shí)鐘IDCK+的上升沿進(jìn)行鎖存。而若將該端口置于低電平，則在輸入時(shí)鐘IDCK+的下降沿進(jìn)行鎖存。這種情況對于單端或是差分輸入時(shí)鐘模式都適用。當(dāng)I2C啟用時(shí)（ISEL1），這個(gè)引腳是用來監(jiān)測熱插拔檢測信號，這種情況下該引腳需要串聯(lián)一個(gè)1k的電阻。ISEL/RST 13輸入I2C接口選擇/I2C重置。若ISEL

7、為高電平，I2C接口被激活。若ISEL為低電平，I2C接口被禁用，芯片用配置引腳（BSEL, DSEL, EDGE, VREF）以及, DKEN引腳的狀態(tài)來進(jìn)行配置。若ISEL由低變高，則I2C狀態(tài)機(jī)被重置，寄存器中的值變?yōu)槟J(rèn)值，并不是保存為重置之前的值，這一點(diǎn)要注意。MSEN 11輸出監(jiān)控感應(yīng)/可配置輸出。該端口的使用取決于I2C接口是啟用還是禁用。該端口有一個(gè)開漏輸出，只能接3.3V電壓,同時(shí)需要一個(gè)外部5k接VDD的上拉電阻。當(dāng)I2C禁用時(shí)（ISEL0），若該引腳為低電平，則表明在差分輸出時(shí)監(jiān)測到一個(gè)上電接收器，若該引腳為高電平，則表明沒有監(jiān)測到一個(gè)上電接收器。該功能僅用于直流耦合系統(tǒng)

8、。當(dāng)I2C啟用時(shí)（ISEL1），該輸出可通過I2C接口配置。 10輸入掉電（低電平有效）。在掉電狀態(tài)下，僅數(shù)字I/O緩沖器和I2C接口保持有效。當(dāng)I2C禁用時(shí)（ISEL0），若該引腳置于高電平，則選擇了普通操作模式。若該引腳置于低電平，則切換到掉電模式。當(dāng)I2C啟用時(shí)（ISEL1），則通過I2C來選擇掉電狀態(tài)。這種情況下，引腳應(yīng)接GND。注意：寄存器的默認(rèn)值為低電平，所以當(dāng)I2C先啟用而且重置（清零）時(shí)設(shè)備會(huì)變?yōu)榈綦娔Ｊ健REF 3輸入輸入?yún)⒖茧妷?。用來選擇數(shù)字輸入數(shù)據(jù)（DATA23:0，DE，HSYNC，VSYNC和 IDCK）的擺幅。對于高擺幅3.3V輸入信號電平，VREF應(yīng)接GND。對

9、于低擺幅輸入信號電平，VREF應(yīng)設(shè)為最高輸入電壓的一半。所需的VREF電壓通常由一個(gè)簡單的分壓器電路導(dǎo)出。NC 49輸入無連接要求，若連接時(shí)接高電平。RESERVED 34, 35輸入這些引腳為預(yù)留引腳，普通操作模式下必須接GND。TFADJ 19輸入全局調(diào)整。該引腳控制著DVI輸出信號的電壓擺幅。由接TVDD的上拉電阻RTFADJ的值決定。TX0+ 25TX0 24輸出Channel-0 DVI差分輸出對。TX0在數(shù)據(jù)全能期間傳輸8位藍(lán)色像素?cái)?shù)據(jù)，在消隱期傳輸HSYNC 和VSYNC信號。TX1+ 28TX1 27輸出Channel-1 DVI差分輸出對。TX1在數(shù)據(jù)全能期間傳輸8位綠肥色像

10、素?cái)?shù)據(jù)，在消隱期傳輸HSYNC 和VSYNC信號。TX2+ 31TX2 30輸出Channel-2 DVI差分輸出對。TX2在數(shù)據(jù)全能期間傳輸8位紅色像素?cái)?shù)據(jù)，在消隱期傳輸HSYNC 和VSYNC信號。TXC+ 22TXC 21輸出DVI差分輸出時(shí)鐘。DGND 16, 48, 64數(shù)字GNDDVDD 1, 12, 33數(shù)字電源，必須設(shè)為標(biāo)準(zhǔn)3.3VPGND 17鎖相環(huán)GNDPVDD 18鎖相環(huán)電源，必須設(shè)為標(biāo)準(zhǔn)3.3VTGND 20, 26, 32發(fā)射器差分輸出驅(qū)動(dòng)GNDTVDD 23, 29發(fā)射器差分輸出驅(qū)動(dòng)電源，必須設(shè)為標(biāo)準(zhǔn)3.3V四電氣參數(shù)要求：1、理想情況下最大值：電源范圍DVDD,

11、PVDD, TVDD 0.5 V 到4 V輸入電壓,邏輯/模擬信號 0.5 V到4 VDVI單端終端電阻r(T) 0 到開路外部TFADJ阻值r(TFADJ) 300 到開路2. 所規(guī)定的操作條件 下表為所規(guī)定的操作條件參數(shù)名稱附加條件最小 正常操作情下 最大 單位電源 VDD (DVDD, PVDD, TVDD) 3 3.3 3.6V輸入?yún)⒖茧妷篤REF低擺幅模式最大低電平輸 0.55 入電壓的一半 0.9 V高擺幅模式 DVDDDVI終端電源AVDD在DVI接收器3.14 3.3 3.46VDVI單端終端電阻r（T）在DVI接收器45 50 55用于DVI電壓擺動(dòng)的 TFADJ 電阻 r(

12、TFADJ)400 mV V(SWING) 600 mV505 510 5153.理想條件下的電氣參數(shù)：3.1：直流特性：參數(shù)測試條件最小 典型 最大單位VIH 輸入電壓高電平（CMOS輸入）VREFDVDD0.7VDDV0.55 V VREF 0.9 VVREF + 0.2VIL 輸入電壓低電平（CMOS輸入）VREF = DVDD 0.3 VDDV0.55 V VREF 0.9 VVREF 0.2VOH 數(shù)字輸出電壓高電平（開漏輸出）VDD = 3 VIOH = 20 A2.4VVOL 數(shù)字輸出電壓低電平（開漏輸出）VDD = 3.6 VIOL = 4 mA 0.4VIIH 高電平輸入電流

13、VI = 3.6 V 25AIIL 低電平輸入電流VI = 025AV(H) DVI單端高電平輸出電壓AVDD = 3.3 V 5%r(T) =50 10%r(TFADJ)= 510 10AVDD 0.01 AVDD + 0.01VV(L) DVI單端低電平輸出電壓AVDD 0.6 AVDD 0.4VV(SWING) DVI單端輸出電壓擺幅400 600mVPPV(OFF) DVI單端關(guān)閉輸出電壓AVDD 0.01 AVDD + 0.01VI(PD) 掉電電流200 500AI(IDD) 普通電源電流200 250mA3.2 交流特性：參數(shù)測試條件最小 典型 最大單位f(IDCK) IDCK頻

14、率25 165MHZt(pixel) 像素周期6.06 40nst(IDCK) IDCK占空比30% 70%t(ijit) 時(shí)鐘抖動(dòng)容限2nstr DVI輸出上升時(shí)間f(IDCK)=165MHZ75 240nstf DVI輸出下降時(shí)間75 240tsk(D) DVI輸出交互差分?jǐn)[動(dòng)50 tsk(CC) DVI輸出對內(nèi)差分?jǐn)[動(dòng)1.2nstojit 輸出時(shí)鐘抖動(dòng) 最大值150pstsu(IDF) Data,DE,VSYNC, HSYNC相對IDCK+下降沿的建立時(shí)間單沿(BSEL=1,DSEL=0,DKEN=0,EDGE=0)1.2nsth(IDF) Data,DE,VSYNC, HSYNC相對IDCK+下降沿的保持時(shí)間1.3tsu(IDR) Data,DE,VSYNC, HSYNC相對IDCK+上升沿的建立時(shí)間單沿(BSEL=