004_霧盈FPGA筆記之四可調(diào)頻率和相位的波形發(fā)生器DDS

1、基于FPGA實(shí)現(xiàn)頻率相位可調(diào)的DDS波形發(fā)生器（Verilog）霧盈 2016-08-02一、原理讓我們先理解以下幾個(gè)概念：1）何為DDS？DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。 2）什么是波形發(fā)生器？ 波形發(fā)生器是一種數(shù)據(jù)信號發(fā)生器，在調(diào)試硬件時(shí)，常常需要加入一些信號，以觀察電路工作是否正常。加入的信號有：正弦波、三角波、方波和任意波形等等。 3）什么是相位可調(diào)？相位(phase)是對于一個(gè)波

2、，特定的時(shí)刻在它循環(huán)周期中的位置：一種它是否在波峰、波谷或它們之間的某點(diǎn)的標(biāo)度。相位描述信號波形變化的度量，通常以度 （角度）作為單位，也稱作相角。 當(dāng)信號波形以周期的方式變化，波形循環(huán)一周即為360°。那么相位可調(diào)也可以簡單的理解為：改變初始相位。4）什么是頻率可調(diào)？頻率，是單位時(shí)間內(nèi)完成周期性變化的次數(shù)，是描述周期運(yùn)動(dòng)頻繁程度的量，常用符號f或表示，單位為秒分之一，符號為s-1。頻率可調(diào)也就是改變單位時(shí)間內(nèi)完成周期性變化的次數(shù)。二、系統(tǒng)框架理解了幾個(gè)概念后，我們來看一下框圖，對系統(tǒng)整體有個(gè)初步的了解由框圖可以看出，這個(gè)系統(tǒng)分為兩個(gè)模塊，dds_ctrl控制地址輸出模塊和存儲(chǔ)有波形

3、數(shù)據(jù)mif文件的rom（調(diào)用IP核）。三、載有波形數(shù)據(jù)的mif文件制作首先，我們先來制作載有波形數(shù)據(jù)的mif文件，這里會(huì)使用一個(gè)小軟件mifmake，是專門用來生成mif文件的，軟件壓縮包我會(huì)掛在后面。打開mifmake ，點(diǎn)擊全局參數(shù)，如圖彈出全局參數(shù)設(shè)置窗口，如圖：選擇想要的長度和寬度，格式選擇無符號10進(jìn)制。點(diǎn)擊設(shè)定波形，選擇想要生成的波形，我這里選擇正弦波，出現(xiàn)波形后，點(diǎn)擊保存。至此，這樣就生成了一個(gè)載有正弦波數(shù)據(jù)的mif文件，打開mif文件，里面是這樣的，如下圖：這時(shí)，這個(gè)mif文件還不能直接被使用，我們先通過quartus新建一個(gè)空白mif文件，隨意輸入數(shù)據(jù)后保存，然后打開這個(gè)新的

4、mif文件。把之前我們生成的載有波形數(shù)據(jù)mif的內(nèi)容，全選復(fù)制粘貼替換掉新mif文件相應(yīng)的部分。如圖部分：最后，在調(diào)用IP核ROM的使用，將這個(gè)mif文件包含進(jìn)去。一個(gè)載有正弦波數(shù)據(jù)的ROM存儲(chǔ)器就制作完了。四、相位可調(diào)，頻率可調(diào)相位可調(diào)實(shí)際是改變波形的初相，也就是改變復(fù)位時(shí)的初始地址。if(!rst_n) begin cnt_addr <= 1'b0; addr_out <= PWORD; end這里，改變PWORD的值就能改變初相。PWORD的值在0255之間。頻率可調(diào)一個(gè)完整周期的正弦波形里系統(tǒng)時(shí)鐘計(jì)數(shù)了256次，可計(jì)算地址輸出頻率公式：如果想要改變輸出的頻率，我們可

5、以選擇改變時(shí)鐘或者輸出點(diǎn)的個(gè)數(shù)！顯而易見，我們的設(shè)計(jì)不能夠時(shí)時(shí)刻刻去改變時(shí)鐘的頻率，那么想要輸出別的頻率，我們只能改變輸出的點(diǎn)的個(gè)數(shù)，也就是改變有效地址的數(shù)量。我們可以定義一個(gè)位寬為N（N>8）的地址計(jì)數(shù)器，讓地址計(jì)數(shù)器每次增加一定的值，然后把高八位當(dāng)作有效地址輸送給rom，這樣的話，就實(shí)現(xiàn)了降低地址改變的頻率，進(jìn)而達(dá)到降低輸出波形的頻率。我們使用的是50MHz的晶振，周期為20ns，假設(shè)fword為1，地址計(jì)數(shù)器的輸出為N位的，那么每20ns，地址計(jì)數(shù)器加1，要加到2N，需要20ns x 2N 時(shí)間，這個(gè)時(shí)間就是輸出.一個(gè)完整信號的周期，那么我們可以知道，輸出信號的頻率為 Fout =

6、 Fclk /2N，其中，F(xiàn)clk為我們的晶振頻率，再假如，fword = B的時(shí)候，地址間隔提高 B 倍，因此計(jì)滿一個(gè)周期的時(shí)間縮小了 B 倍，頻率提高的 B 倍。綜上所述，我們得出了輸出信號的頻率計(jì)算公式：由此公式，可以計(jì)算出任意頻率值所對應(yīng)的B值。其實(shí)，不想費(fèi)心理解，只要熟記這個(gè)公式就可以了。再然后，我們?nèi)〉刂酚?jì)數(shù)器的前八位，相當(dāng)于把一個(gè)波形的相位分成了256個(gè)點(diǎn)，每個(gè)點(diǎn)對應(yīng)一個(gè)數(shù)據(jù)，正好和我們的波形數(shù)據(jù)點(diǎn)的個(gè)數(shù)是一樣的。仿真波形如下圖：經(jīng)測試得輸出波形頻率確為5KHZ。初相地址為128。附：dds_ctrl模塊 源代碼module dds_ctrl( / system signal i

7、nput clk, input rst_n, / 輸出地址 output reg 7:0 addr_out );/*=* Define parameter and internal signals *=*/parameter PWORD = 8'd128; / 可調(diào)相位初值parameter FWORD = 20'd105; / B=21 可調(diào)頻率控制字parameter CNT_MAX = 20'hf_ffff;reg 19:0 cnt_addr; / 地址計(jì)數(shù)器 fout = B * ( fclk / 2N) N=20 目標(biāo)頻率fout=5000hz 得B=21/*=* Main code *=*/ 地址計(jì)數(shù)器 always (posedge clk or negedge rst_n)begin if(!rst_n) begin cnt_addr <= 1'b0; addr_out <= PWORD; end else begin if( cnt_addr < CNT_MAX ) begin cnt_addr <= cnt_addr + FWORD;/ 改變頻率控制字來改變計(jì)數(shù)器達(dá)到最大值的時(shí)間，從而改變輸出波形的頻率 addr_out <=