唐朔飛計算機組成原理習題答案

1、唐朔飛 計算機組成原理 課后答案第一章1. 什么是計算機系統(tǒng)、計算機硬件和計算機軟件？硬件和軟件哪個更重要？解： P3計算機系統(tǒng) 計算機硬件、軟件和數據通信設備的物理或邏輯的綜合體。計算機硬件 計算機的物理實體。計算機軟件 計算機運行所需的程序及相關資料。硬件和軟件在計算機系統(tǒng)中相互依存，缺一不可，因此同樣重要。5. 馮 ?諾依曼計算機的特點是什么？解：馮氏計算機的特點是： P9? 由運算器、控制器、存儲器、輸入設備、輸出設備五大部件組成；? 指令和數據以同一形式（二進制形式）存于存儲器中；? 指令由操作碼、地址碼兩大部分組成；? 指令在存儲器中順序存放，通常自動順序取出執(zhí)行；? 以運算器為中

2、心（原始馮氏機） 。7. 解釋下列概念：主機、 CPU 、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機器字長、指令字長。解： P10主機 是計算機硬件的主體部分，由 CPU+MM （主存或內存）組成；CPU 中央處理器 （機），是計算機硬件的核心部件， 由運算器 + 控制器組成； （早期的運、 控不在同一芯片上）主存 計算機中存放正在運行的程序和數據的存儲器，為計算機的主要工作存儲器，可隨機存取；由存儲體、各種邏輯部件及控制電路組成。存儲單元 可存放一個機器字并具有特定存儲地址的存儲單位；存儲元件 存儲一位二進制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基

3、元或存儲元，不能單獨存?。淮鎯ψ?一個存儲單元所存二進制代碼的邏輯單位；存儲字長 一個存儲單元所存二進制代碼的位數；存儲容量 存儲器中可存二進制代碼的總量； （通常主、輔存容量分開描述）機器字長 CPU 能同時處理的數據位數；指令字長 一條指令的二進制代碼位數；講評：一種不確切的答法：CPU 與 MM 合稱主機；運算器與控制器合稱 CPU 。這兩個概念應從結構角度解釋較確切。8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O 、MIPS、CPI、FLOPS解：全面的回答應分英文全稱、中文名、中文解釋三部分。CPU Central Pro

4、cessing Unit，中央處理機（器） ，見 7 題；PC Program Counter，程序計數器，存放當前欲執(zhí)行指令的地址，并可自動計數形成下一條指令地址的計數器；IR Instruction Register ， 指令寄存器，存放當前正在執(zhí)行的指令的寄存器；CU Control Unit ，控制單元（部件） ，控制器中產生微操作命令序列的部件，為控制器 的核心部件；ALU Arithmetic Logic Unit ，算術邏輯運算單元，運算器中完成算術邏輯運算的邏輯 部件；ACC Accumulator ，累加器， 運算器中運算前存放操作數、 運算后存放運算結果的寄存 器；MQ M

5、ultiplier-Quotient Register ，乘商寄存器， 乘法運算時存放乘數、 除法時存放 商的寄存器。X 此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數寄存器，即運算 器中工作寄存器之一，用來存放操作數；，存儲器地址寄存器，內存中用來存放欲訪問存儲單，存儲器數據緩沖寄存器， 主存中用來存放從某單元讀，輸入 / 輸出設備， 為輸入設備和輸出設備的總稱，用MAR Memory Address Register 元地址的寄存器；MDR Memory Data Register 出、或寫入某存儲單元數據的寄存器；I/O Input/Output equipment 于計算

6、機內部和外界信息的轉換與傳送；MIPS Million Instruction Per Second 指標的一種計量單位；，每秒執(zhí)行百萬條指令數，為計算機運算速度10. 指令和數據都存于存儲器中 , 計算機如何區(qū)分它們？ 解：計算機硬件主要通過不同的時間段來區(qū)分指令和數據，即：取指周期（或取指微程序） 取出的既為指令，執(zhí)行周期（或相應微程序）取出的既為數據。另外也可通過地址來源區(qū)分，從 PC 指出的存儲單元取出的是指令，由指令地址碼部分提供 操作數地址。問題討論：X由控制器分析是指令還是數據；數據進控制器？X 指令由指令寄存器存?。恢噶罴拇嫫饔锌刂乒δ?？X 指令和數據的格式不一樣；指令由操作碼

7、和地址碼組成） 兩者的二進制代碼形式不一樣？X 指令順序存放，而數據不是；數據為什么不能順序存放？X MAR 放地址， MDR 放數據；取指時 MDR 中也是數據？X 存取數據和存取指令的操作在機器中完全一樣； 無法區(qū)分？X 指令和數據的地址不一樣；某一存儲單元只能放數據（或指令） ?X指令放在 ROM中，數據放在 RAM中； 用戶程序放在哪？ATy -_*第三章1. 什么是總線？總線傳輸有何特點？為了減輕總線負載，總線上的部件應具備什么特點？ 解：總線是多個部件共享的傳輸部件。總線傳輸的特點是：某一時刻只能有一路信息在總線上傳輸，即分時使用。 為了減輕總線負載，總線上的部件應通過三態(tài)驅動緩沖

8、電路與總線連通。講評：圍繞為減輕總線負載I的幾種說法：X 應對設備按速率進行分類，各類設備掛在與自身速率相匹配的總線上；X 應采用多總線結構；X 總線上只連接計算機的五大部件；X 總線上的部件應為低功耗部件。 上述措施都無法從根上（工程上）解決問題，且增加了許多不必要（或不可能）的限制。X 總線上的部件應具備機械特性、電器特性、功能特性、時間特性； 這是不言而喻的。4. 為什么要設置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應時 間最快？哪種方式對電路故障最敏感？解：總線判優(yōu)控制解決多個部件同時申請總線時的使用權分配問題； 常見的集中式總線控制有三種：鏈式查詢、計數器查詢

9、、獨立請求； 特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數器查詢方式優(yōu)先級設置 較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。5. 解釋下列概念：總線的主設備（或主模塊） 、總線的從設備（或從模塊） 、總線的傳輸周期和 總線的通信控制。解：總線的主設備（主模塊） 指一次總線傳輸期間，擁有總線控制權的設備（模塊） ； 總線的從設備（從模塊） 指一次總線傳輸期間，配合主設備完成傳輸的設備（模塊） 它只能被動接受主設備發(fā)來的命令；總線的傳輸周期 總線完成一次完整而可靠的傳輸所需時間；總線的通信控制 指總線傳送過程中雙方的時間

10、配合方式。6. 試比較同步通信和異步通信。解：同步通信 由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當系統(tǒng)中各部件工作速度 差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；異步通信 不由統(tǒng)一時鐘控制的通信，部件間采用應答方式進行聯系，控制方式較同步復 雜，靈活性高，當系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。8. 為什么說半同步通信同時保留了同步通信和異步通信的特點？ 解： 半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一 致，因此工作效率介于兩者之間。10. 為什么要設置總線標準？你知道目前流行的總線標準有哪些？什么叫 plug an

11、d play ？哪 些總線有這一特點？解： 總線標準的設置主要解決不同廠家各類模塊化產品的兼容問題； 目前流行的總線標準有： ISA 、 EISA 、 PCI 等；plug and play 即插即用， EISA 、 PCI 等具有此功能。11. 畫一個具有雙向傳輸功能的總線邏輯圖。 解：此題實際上是要求設計一個雙向總線收發(fā)器，設計要素為三態(tài)、雙向、使能等控制功能 的實現，可參考 74LS245 等總線收發(fā)器芯片內部電路。邏輯圖如下： (n 位)幾種錯誤的設計： 幾種錯誤的設計：12. 設數據總線上接有 A、 B、C、D 四個寄存器，要求選用合適的 74 系列芯片，完成下列邏 輯設計：(1 )

12、 設計一個電路，在同一時間實現D f A、D f B和D f C寄存器間的傳送；( 2 ) 設計一個電路，實現下列操作：TO時刻完成D f總線；T1時刻完成總線f A;T2時刻完成A f總線；T3時刻完成總線f B。解：( 1 )采用三態(tài)輸出的 D 型寄存器 74LS374 做 A、 B、 C、 D 四個寄存器，其輸出可直接掛 總線。 A、 B、 C 三個寄存器的輸入采用同一脈沖打入。注意 -OE 為電平控制，與打入脈沖間的 時間配合關系為：現以 8 位總線為例，設計此電路，如下圖示：( 2)寄存器設置同( 1 )，由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設鎖存器緩沖， 鎖存器采用 74L

13、S373 (電平使能輸入) 。節(jié)拍、脈沖配合關系如下：節(jié)拍、脈沖分配邏輯如下： 節(jié)拍、脈沖時序圖如下：以 8 位總線為例，電路設計如下：(圖中， A、 B、 C、 D 四個寄存器與數據總線的連接方法同上。 )幾種錯誤的設計：(1)幾種錯誤的設計：(1)幾種錯誤的設計：(2)幾種錯誤的設計：（2 ）幾種錯誤的設計：第四章3. 存儲器的層次結構主要體現在什么地方？為什么要分這些層次？計算機如何管理這些層次？答：存儲器的層次結構主要體現在Cache 主存和主存一輔存這兩個存儲層次上。Cache 主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于 Cac

14、he的速度，而尋址空間和位價卻接近于主存。主存一輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其 容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了速度快、容量大、位價低的 優(yōu)化效果。主存與CACHE之間的信息調度功能全部由硬件自動完成。而主存一輔存層次的調度目前廣泛采用虛擬存儲技術實現，即將主存與輔存的一部份通過軟硬結合的技術組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程， 當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉換。因此，這兩個層次

15、上的調度或轉換操作對于程序員來說都是透明的。4. 說明存取周期和存取時間的區(qū)別。解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不 僅包含操作時間，還包含操作后線路的恢復時間。即：存取周期=存取時間+恢復時間5. 什么是存儲器的帶寬？若存儲器的數據總線寬度為32位，存取周期為 200ns，則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內從存儲器進出信息的最大數量。存儲器帶寬 =1/200nsX32位=160M 位/秒 =20MB/S = 5M字/秒注意字長（32位）不是16位。（注：本題的兆單位來自時間=106 ）6. 某機字長為32位，其存儲容量是 64KB，

16、按字編址它的尋址范圍是多少？若主存以字節(jié)編 址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲容量是 64KB時，按字節(jié)編址的尋址范圍就是64KB，則：按字尋址范圍 =64K X 8 / 32=16K 字按字節(jié)編址時的主存地址分配圖如下：討論：1、 一個存儲器不可能有兩套地址，注意字長32位，不是16位，不能按2字節(jié)編址；2、本題與IBM370、PDP-11 機無關；3、 按字尋址時，地址仍為16位；K （:地址14位，單元16K個，按字編址 4K空間。）4、 字尋址的單位為字，不是B o5、 按字編址的地址范圍為016K-1 ，空間為16K字；按字節(jié)編址的地址范圍為064K-1空間為64KB

17、。不能混淆；6、畫存儲空間分配圖時要畫岀上限。7. 一個容量為16K X 32位的存儲器，其地址線和數據線的總和是多少？當選用下列不同規(guī)格 的存儲芯片時，各需要多少片？1K X 4 位，2K X 8 位，4K X 4 位，16K X 1 位，4K X 8 位，8K X 8 位 解：地址線和數據線的總和各需要的片數為：1K X 4 : 16K X 32 / 1K2K X 8 : 16K X 32 / 2K=14 + 32 = 46 根;X = 16 X8 = 128 片X = 8 X4 = 32 片X = 4 X8 = 32 片X = 32 片X = 4 X4 = 16 片X = 2 X4 =

18、8 片地址線根數與容量為2的幕的關系，在此為 214，14根;32=25，5根）數據線根數與字長位數相等，在此為32根。（不是2的幕的關系4K X 4 : 16K X 32 / 4K 16K X1 : 16K X 32/16K 4K X 8 : 16K X 32 / 4K 8K X 8 : 16K X 32 / 8K 討論：9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新一一對DRAM定期進行的全部重寫過程；刷新原因一一因電容泄漏而引起的 DRAM 所存信息的衰減需要及時補充，因此安排了定期 刷新操作；常用的刷新方法有三種一一集中式、分散式、異步式。集中式：在最大刷新間隔時間內，集

19、中安排一段時間進行刷新；分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；異步式：是集中式和分散式的折衷。討論：1、刷新與再生的比較：共同點：?動作機制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程實現；?操作性質一樣。都是屬于重寫操作。區(qū)別:DRAM存儲元破壞性讀岀時的信息重寫問題；刷新主要?解決的問題不一樣。再生主要解決 解決長時間不訪存時的信息衰減問題。?操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機進行的；刷新以最大間隔時間 為周期定時重復進行。?動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀岀的一個字的所有位；刷新 以行為單位，每次重寫整個存儲器所

20、有芯片內部存儲矩陣的同一行。?芯片內部I/O操作不一樣。讀出再生時芯片數據引腳上有讀出數據輸出；刷新時由于CAS信號無效，芯片數據引腳上無讀出數據輸出（唯RAS有效刷新，內部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。2、CPU訪存周期與存取周期的區(qū)別：CPU訪存周期是從 CPU 一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期； 存取周期是存儲器速度指標之一，它反映了存儲器真正的工作周期時間。3、分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內插入一個刷新周 期，但此時讀寫周期和刷新周期合起來構成CPU訪存周期。4、刷新定時方式有 3種而不是2種，一定不要

21、忘了最重要、性能最好的異步刷新方式。10. 半導體存儲器芯片的譯碼驅動方式有幾種？解：半導體存儲器芯片的譯碼驅動方式有兩種：線選法和重合法。線選法：地址譯碼信號只選中同一個字的所有位，結構簡單，費器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅動方式。11. 畫岀用1024 X 4位的存儲芯片組成一個容量為64K X 8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分 16組，指岀共需多少片存儲芯片。解：設采用 SRAM芯片，總片數 =64K X 8位/ 1024 X4位

22、=64 X2 = 128 片題意分析：本題設計的存儲器結構上分為總體、頁面、組三級，因此畫圖時也應分三級畫。 首先應確定各級的容量：頁面容量=總容量/頁面數=64K X 8 位 / 4 =16K X 8 位;組容量=頁面容量/組數=16K X 8 位 / 16 = 1K X 位；組內片數=組容量/片容量=1K X8 位 / 1K X4 位=2 片；地址分配：頁面邏輯框圖：（字擴展）存儲器邏輯框圖：（字擴展）討論：頁選地址取 A11、A10，頁內片選取 A15A12；（頁內組地址不連貫？）不分級畫；問題：1、不合題意；2、芯片太多難畫；3、無頁譯碼，6 : 64譯碼選組。頁選直接聯到芯片；問題：

23、1、SRAM 一般只一個片選端；2、譯碼輸出負載能力需考慮。附加門電路組合 2級譯碼信號；（應利用譯碼器使能端輸入高一級的譯碼選通信號）不設組選，頁選同時選8組（16組），并行存??？匯組譯碼無頁選輸入；2片芯片合為一體畫；文字敘述代替畫圖；地址線、數據線不標信號名及信號序號12. 設有一個64K X 8位的RAM芯片，試問該芯片共有多少個基本單元電路(簡稱存儲基元)？欲設計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數據線的總和為最小，試確定這種芯片的地址線和數據線，并說明有幾種解答。解：存儲基元總數 =64KX 8位=512K 位=219 位；思路：如要滿足地址線和數

24、據線總和最小，應盡量把存儲元安排在字向，因為地址位數和字數成2的幕的關系，可較好地壓縮線數。設地址線根數為 a，數據線根數為 b，則片容量為：2a Xb = 219 ； b = 219-a ;若 a = 19，b = 1 ，總和=19+1 = 20a = 18，b = 2 ，總和=18+2 = 20a = 17，b = 4 ，總和=17+4 = 21a = 16，b = 8 ，總和=16+8 = 24由上可看出：片字數越少，片字長越長，引腳數越多。片字數、片位數均按2的幕變化。結論：如果滿足地址線和數據線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數據線 =1根；或地址線 =1

25、8根，數據線 =2根。采用字、位擴展技術設計；13. 某8位微型機地址碼為 18位，若使用4K X 4位的RAM芯片組成模塊板結構的存儲器, 試問：(1 )該機所允許的最大主存空間是多少？(2 )若每個模塊板為 32K X 8位，共需幾個模塊板？(3 )每個模塊板內共有幾片RAM芯片？(4 )共有多少片 RAM ？(5 ) CPU如何選擇各模塊板？解：(1 ) 218 = 256K，則該機所允許的最大主存空間是256K X 8位(或256KB )；(2 )模塊板總數 =256K X 8 / 32K X=8塊；(3 )板內片數 =32K X 8位/ 4K X4位=8 X2 = 16 片；(4 )

26、總片數 =16 片X8 = 128 片；(5 ) CPU通過最高3位地址譯碼選板，次高 3位地址譯碼選片。地址格式分配如下： 討論：不對板譯碼、片譯碼分配具體地址位；板內片選設4位地址；不設板選，8個板同時工作，總線分時傳送；8位芯片；8板通過3 : 8譯碼器組成256K14. 設CPU共有16根地址線，8根數據線，并用-MREQ (低電平有效)作訪存控制信號，R/-W作讀寫命令信號(高電平為讀，低電平為寫)?，F有下列存儲芯片：ROM ( 2K X 8 位，4K X 4 位，8K X 8 位)，RAM (1K X 4 位，2K X 8 位，4K X 8 位)，及 74138 譯碼器和其他門電路

27、(門電路自定) 。試從上述規(guī)格中選用合適芯片，畫岀CPU和存儲芯片的連接圖。要求：(1 )最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；(2 )指岀選用的存儲芯片類型及數量；(3 )詳細畫岀片選邏輯。解：(1 )地址空間分配圖：(2 )選片：ROM : 4K X 4 位：2 片； RAM : 4K X 8 位：3 片；(3 ) CPU和存儲器連接邏輯圖及片選邏輯：討論：1 )選片：當采用字擴展和位擴展所用芯片一樣多時，選位擴展。理由：字擴展需設計片選譯碼，較麻煩，而位擴展只需將數據線按位引出即可。本題如選用2K X 8 ROM，片選要采用二級譯碼，實現較麻煩。當需要RAM、

28、ROM等多種芯片混用時，應盡量選容量等外特性較為一致的芯片，以便于簡化連線。2 )應盡可能的避免使用二級譯碼，以使設計簡練。但要注意在需要二級譯碼時如果不使用，會使選片產生二義性。3 )片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應一致，如不一致時就要考慮二級譯碼。另外如把片選譯碼輸出或 I起來使用也是不合理的。4 )其它常見錯誤：138的C輸入端接地；(相當于把138當2-4譯碼器用，不合理)EPROM的PD端接地；(PD為功率下降控制端，當輸入為高時，進入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯。)ROM 連讀/寫控制線-WE ；(ROM無讀/寫控制端)1

29、5. CPU 假設同上題，現有 8片8K X 8位的RAM芯片與CPU相連，試回答：(1 )用74138 譯碼器畫岀 CPU與存儲芯片的連接圖；(2 )寫岀每片 RAM的地址范圍；(3 )如果運行時發(fā)現不論往哪片RAM寫入數據后，以A000H為起始地址的存儲芯片都有與其相同的數據，分析故障原因。(4 )根據(1 )的連接圖，若岀現地址線A13與CPU斷線，并搭接到高電平上，將岀現什么后果？解：(1 ) CPU與存儲器芯片連接邏輯圖：(2 )地址空間分配圖：(3 )如果運行時發(fā)現不論往哪片RAM寫入數據后，以 A000H 為起始地址的存儲芯片 (第5片)都有與其相同的數據，則根本的故障原因為：該

30、存儲芯片的片選輸入端很可能總是處于低 電平?？赡艿那闆r有：1）該片的 -CS 端與 -WE 端錯連或短路；2）該片的-CS端與CPU的-MREQ 端錯連或短路；3 ）該片的 -CS 端與地線錯連或短路；在此，假設芯片與譯碼器本身都是好的。（4 ）如果地址線 A13與CPU斷線，并搭接到高電平上，將會岀現A13恒為一1的情況。此時存儲器只能尋址 A13=1 的地址空間 （奇數片 ）， A13=0 的另一半地址空間（偶數片）將永 遠訪問不到。若對 A13=0 的地址空間（偶數片）進行訪問，只能錯誤地訪問到 A13=1 的對應 空間（ 奇數片 ） 中去。17. 某機字長 16 位，常規(guī)的存儲空間為

31、64K 字，若想不改用其他高速的存儲芯片，而使訪存 速度提高到 8 倍，可采取什么措施？畫圖說明。解：若想不改用高速存儲芯片，而使訪存速度提高到8 倍，可采取多體交叉存取技術，圖示如下：8 體交叉訪問時序：18. 什么是程序訪問的局部性II?存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？ 解：程序運行的局部性原理指：在一小段時間內，最近被訪問過的程序和數據很可能再次被訪問；在空間上，這些被訪問的程序和數據往往集中在一小片存儲區(qū)；在訪問順序上， 指令順序執(zhí)行比轉移執(zhí)行的可能性大（大約 5:1 ）。存儲系統(tǒng)中 Cache 主存層次采用了程序訪問的局部性原理。20. Cache 做在 CPU 芯片內有

32、什么好處?將指令 Cache 和數據 Cache 分開又有什么好處?答： Cache 做在 CPU 芯片內主要有下面幾個好處：1 ）可提高外部總線的利用率。因為 Cache 在 CPU 芯片內， CPU 訪問 Cache 時不必占用外 部總線；2 ） Cache 不占用外部總線就意味著外部總線可更多地支持 I/O 設備與主存的信息傳輸， 增強 了系統(tǒng)的整體效率；3 ）可提高存取速度。因為 Cache 與 CPU 之間的數據通路大大縮短 ,故存取速度得以提高； 將指令 Cache 和數據 Cache 分開有如下好處：1 ）可支持超前控制和流水線控制，有利于這類控制方式下指令預取操作的完成；2 ）

33、指令 Cache 可用 ROM 實現，以提高指令存取的可靠性；3 ）數據 Cache 對不同數據類型的支持更為靈活，既可支持整數（例32 位），也可支持浮點數據（如 64 位）。補充討論：Cache 結構改進的第三個措施是分級實現，如二級緩存結構，即在片內Cache （ L1 ）和主存之間再設一個片外 Cache （ L2）,片外緩存既可以彌補片內緩存容量不夠大的缺點，又可在主存與片內緩存間起到平滑速度差的作用，加速片內緩存的調入調岀速度（主存L2L1 ）。21. 設某機主存容量為 4MB ， Cache 容量為 16KB ，每字塊有 8 個字，每字 32 位，設計一個 四路組相聯映象（即 C

34、ache 每組內共有 4 個字塊）的 Cache 組織，要求：（ 1 ）畫岀主存地址字段中各段的位數；（2 ）設Cache的初態(tài)為空，CPU依次從主存第 0、1、299號單元讀岀100個字（主存 一次讀岀一個字） ，并重復按此次序讀 8 次，問命中率是多少?（ 3 ）若 Cache 的速度是主存的 6 倍，試問有 Cache 和無 Cache 相比，速度提高多少倍?答：（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：87232（2 ）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低 2位不參加字的讀出操作。當主存讀0號字單元時，將主存 0號字塊（07 ）調入Cache （ 0

35、組x號塊），主存讀8號字 單元時，將1號塊（815 ）調入Cache （1組x號塊）主存讀96號單元時，將12號塊（96103）調入 Cache （12 組 x 號塊）。:- 共需調100/813次，就把主存中的100個數調入Cache。除讀第1遍時CPU需訪問主存13次外，以后重復讀時不需再訪問主存。則在800個讀操作中：訪 Cache 次數=（100-13 ） +700=787 次:-0.98:- Cache 命中率=787/80098%（3 ）設無Cache時訪主存需時 800T（T為主存周期），加入Cache后需時：（131.167+13）T/6+13T787144.167T5.55

36、倍唄800T/144.167T有Cache和無Cache相比，速度提高 4.55 倍左右。23. 畫岀RZ、NRZ、NRZ1、PE、FM寫入數字串 1011001的寫入電流波形圖。解：24. 以寫入1001 0110 為例，比較調頻制和改進調頻制的寫電流波形圖。解：寫電流波形圖如下：比較：1 ） FM和MFM寫電流在位周期中心處的變化規(guī)則相同；2 ） MFM制除連續(xù)一串一0時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的 電流變化；3 ） FM制記錄一位二進制代碼最多兩次磁翻轉，MFM制記錄一位二進制代碼最多一次磁翻轉，因此MFM制的記錄密度可提高一倍。上圖中示岀了在MFM制時位周期時

37、間縮短一倍的情況。由圖可知，當 MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當；4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據相鄰兩個位周期的讀岀信息產生，自同步技術比FM制復雜得多。25. 畫岀調相制記錄 01100010 的驅動電流、記錄磁通、感應電勢、同步脈沖及讀岀代碼等幾 種波形。解：1 ）畫波形圖時應嚴格對準各種信號的時間關系。2 ）讀岀感應信號不是方波而是與磁翻轉邊沿對應的尖脈沖；3 ）同步脈沖的岀現時間應能 包裹I要選的讀岀感應信號， 才能保證選通有效的讀岀數據信號, 并屏蔽掉無用的感應信號。4 ）最后讀岀的數據代碼應與寫入代碼一致。22

38、厘米，外徑33厘米，道密度為26. 磁盤組有六片磁盤，每片有兩個記錄面，存儲區(qū)域內徑40道/厘米，內層密度為 400位/厘米，轉速2400轉/分，問:(1 )共有多少存儲面可用？(2 )共有多少柱面？(3 )盤組總存儲容量是多少？(4 )數據傳輸率是多少？解：(1 )若去掉兩個保護面，則共有：6 X2 - 2 = 10個存儲面可用；(2 )有效存儲區(qū)域=(33-22 ) / 2 = 5.5cm柱面數 =40 道/cm X 5.5= 220 道=二 (3)內層道周長 =22 69.08cm道容量=400 位 /cm X 69.08cm=3454B面容量=3454B X 220道=759，880B

39、盤組總容量 =759，880B X 10 面=7，598，800B(4 )轉速=2400 轉/ 60秒=40 轉/秒數據傳輸率 =3454B X 40轉/秒=138，160 B/S1 )計算盤組容量時一般應去掉上、下保護面；的精度選取不同將引起答案不同，一般取兩位小數；二2 )盤組總磁道數(=一個盤面上的磁道數)-3 )柱面數4 )數據傳輸率與盤面數無關；5 )數據傳輸率的單位時間是秒，不是分。12 28827. 某磁盤存儲器轉速為3000轉/分，共有4個記錄盤面，每毫米5道，每道記錄信息字節(jié)，最小磁道直徑為230mm ，共有275道，求：(1 )磁盤存儲器的存儲容量；(2 )最高位密度(最小

40、磁道的位密度)和最低位密度；(3 )磁盤數據傳輸率；(4 )平均等待時間。解：(1 )存儲容量 =275 道 X12 288B/ 道 X4 面=13 516 800B(2 )最高位密度 =二12 288B/230=17B/mm = 136 位 /mm (向下取整)最大磁道直徑=230mm+275道/5 道 X2=230mm + 110mm = 340mm兀最低位密度 =12 288B / 340=11B/mm = 92 位/ mm (向下取整)（3 ）磁盤數據傳輸率=12 288B X3000 轉 / 分=12 288B X 50 轉/ 秒=614 400B/S（ 4 ）平均等待時間 = 1/

41、50 / 2 = 10ms 討論：1 、本題給出的道容量單位為字節(jié)， 因此算出的存儲容量單位也是字節(jié)，而不是位；2 、由此算出的位密度單位最終應轉換成 bpm（ 位 / 毫米）；、平均等待時間是磁盤轉半圈的時間，與容量無關。氏代 r第五早1. I/O有哪些編址方式？各有何特點？解：常用的I/O編址方式有兩種：I/O 與內存統(tǒng)一編址和 I/O獨立編址；特點：I/O與內存統(tǒng)一編址方式的 I/O地址采用與主存單元地址完全一樣的格式，I/O設備和主存占用同一個地址空間，CPU可像訪問主存一樣訪問 I/O設備，不需要安排專門的 I/O指令。I/O獨立編址方式時機器為I/O設備專門安排一套完全不同于主存地

42、址格式的地址編碼，此時I/O地址與主存地址是兩個獨立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。討論：I/O編址方式的意義：I/O編址方式的選擇主要影響到指令系統(tǒng)設計時I/O指令的安排，因此描述其特點時一定要說明此種I/O編址方式對應的I/O指令設置情況。I/O與內存統(tǒng)一編址方式將I/O地址看成是存儲地址的一部分，占用主存空間；問題：確切地講，I/O與內存統(tǒng)一編址的空間為總線空間，I/O所占用的是內存的擴展空間I/O獨立編址方式有明顯的 I/O地址標識，而I/O與內存統(tǒng)一的編址方式沒有；問題：無論哪種編址方式，I/O地址都是由相應的指令提供的，而地址本身并沒有特殊的標識。2.簡

43、要說明CPU與I/O之間傳遞信息可采用哪幾種聯絡方式？它們分別用于什么場合？答：CPU與I/O之間傳遞信息常采用三種聯絡方式：直接控制（立即響應）、同步、異步。適用場合分別為：直接控制適用于結構極簡單、速度極慢的I/O設備，CPU直接控制外設處于某種狀態(tài)而無須聯絡信號。同步方式采用統(tǒng)一的時標進行聯絡，適用于CPU與I/O速度差不大，近距離傳送的場合。異步方式采用應答機制進行聯絡，適用于CPU與I/O速度差較大、遠距離傳送的場合。討論：注意I/O交換方式、I/O傳送分類方式與I/O聯絡方式的區(qū)別：串行、并行I/O傳送方式常用于描述 I/O傳送寬度的類型；I/O交換方式主要討論傳送過程的控制方法；

44、I/O聯絡方式主要解決傳送時CPU與I/O之間如何取得通信聯系以建立起操作上的同步配合關系。同步方式適用于 CPU與I/O工作速度完全同步的場合。問題：I/O要達到與CPU工作速度完全同步一般是不可能的。同步方式的實質是就慢不就快II，如采用同步方式一般 CPU達不到滿負荷工作。6.字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何作用？解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復刷新；只讀存儲器作為字符發(fā)生器使用，他起著將字符的 ASCII碼轉換為字形點陣信息的作用。8.某計算機的I/O設備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、 七位數據位、一位校驗位和一位停

45、止位。若要求每秒鐘傳送480個字符，那么該設備的數據傳送速率為多少？解：480 X 10=4800 位 / 秒=4800 波特；波特一一是數據傳送速率波特率的單位。注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數據傳送速率，串行傳送時一般用波特率表示。兩者的區(qū)別：字符傳送率是數據的 屯I有效傳送率，不含數據格式信息；波特率是毛 I傳送率，含數據格式信息。10.什么是I/O接口 ？為什么要設置I/O接口？ I/O接口如何分類？解：I/O接口一般指 CPU和I/O設備間的連接部件；I/O接口分類方法很多，主要有：按數據傳送方式分有并行接口和串行接口兩種；按數據傳送的控制方式分有程序控制接口

46、、程序中斷接口、DMA接口三種。12. 結合程序查詢方式的接口電路，說明其工作過程。解：程序查詢接口工作過程如下（以輸入為例）：開命令接收門；'選中，發(fā)SEL信號、設備選擇器譯碼 、接口 '地址總線1 ） CPU發(fā)I/O地址設備開始工作；一；接口向設備發(fā)啟動命令 一；D置0 , B置1 ：2 ） CPU發(fā)啟動命令DBR ； ：3 ） CPU等待，輸入設備讀岀數據B置0 , D置1 ; 一；接口 一；4 ）外設工作完成，完成信號CPU ; 一；控制總線一；5）準備就緒信號6）輸入：CPU通過輸入指令（IN ）將DBR中的數據取走；若為輸岀，除數據傳送方向相反以外，其他操作與輸入類

47、似。工作過程如下：開命令接收門；r選中，發(fā)SEL信號r設備選擇器譯碼 r接口 r地址總線r 1 ） CPU發(fā)I/O 地址2 ）輸岀： CPU通過輸岀指令（OUT ）將數據放入接口 DBR中； 設備開始工作；、接口向設備發(fā)啟動命令> D置0 , B置1 >3 ） CPU發(fā)啟動命令3 ） CPU等待，輸岀設備將數據從DBR取走；B置0, D置1 ; 一；接口 一；5 ）外設工作完成，完成信號CPU，CPU可通過指令再次向接口DBR輸岀數據，進行第二次傳送。一控制總線一（）準備就緒信號13. 說明中斷向量地址和入口地址的區(qū)別和聯系。解：中斷向量地址和入口地址的區(qū)別：向量地址是硬件電路（向

48、量編碼器）產生的中斷源的內存地址編號，中斷入口地址是中斷服 務程序首址。中斷向量地址和入口地址的聯系：中斷向量地址可理解為中斷服務程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務程序入口地址。（兩種方法：在向量地址所指單元內放一條JUM指令；主存中設向量地址表。參考 8.4.3 ） 討論：硬件向量法的實質：當響應中斷時，為了更快、更可靠的進入對應的中斷服務程序執(zhí)行，希望由硬件直接提供中斷 服務程序入口地址。 但在內存地址字較長時這是不可能的。因此由硬件先提供中斷源編號、再由 編號間接地獲得中斷服務程序入口地址。這種中斷源的編號即向量地址。由于一臺計算機系統(tǒng)可帶的中斷源數量很有限，

49、因此向量地址比內存地址短得多，用編碼器類邏輯部件實現很方便。14. 在什么條件下，I/O設備可以向CPU提岀中斷請求？解：I/O設備向CPU提岀中斷請求的條件是：I/O接口中的設備工作完成狀態(tài)為1 ( D=1 ),中斷屏蔽碼為0 ( MASK=O ),且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1 ( INTR=1 )15. 什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開關中斷的作用(即中斷總開關，則中斷屏蔽觸發(fā)器可視為中斷的分開關)。16. 在什么條件和什么時間，CPU可以響應I/O的中斷請求？解：CPU響應I/O中斷請求的條件和時間是：當中斷允許狀態(tài)

50、為1 ( EINT=1 )，且至少有一個中斷請求被查到，則在一條指令執(zhí)行完時，響應中斷。17. 某系統(tǒng)對輸入數據進行取樣處理，每抽取一個輸入數據，CPU就要中斷處理一次，將取樣的數據存至存儲器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內每存儲N個數據，主程序就要將其取出進行處理，這個處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中斷請求？解：這是一道求中斷飽和度的題，要注意主程序對數據的處理不是中斷處理，因此Q秒不能算在中斷次數內。N個數據所需的處理時間 =P x N+Q 秒平均每個數據所需處理時間 =(PXN+Q ) /N秒；求倒數得：該系統(tǒng)跟蹤到的每秒中斷請求數=N/ ( PXN+Q )次。1

51、9.在程序中斷方式中，磁盤申請中斷的優(yōu)先權高于打印機。當打印機正在進行打印時，磁盤申請中斷請求。試問是否要將打印機輸出停下來，等磁盤操作結束后，打印機輸出才能繼續(xù)進行？為什么？解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權高于打印機，因此應將打印機輸岀停下來，等磁盤操作結束后， 打印機輸出才能繼續(xù)進行。因為打印機的速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數據丟失。討論：打印機不停，理由有如下幾種：打印內容已存入打印機緩存；問題：1 )如果打印機無緩存呢？2 )如果打印機有緩存，還需要用程序中斷方式交換嗎？(應用DMA)由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時不會響應磁盤中斷。問題：打

52、印中斷處理程序 =打印指令？采用字節(jié)交叉?zhèn)魉头绞剑攦烧咄瑫r請求中斷時，先響應盤，再響應打印機，交叉服務。問題：這是程序中斷方式嗎？由于打印機速度比 CPU慢得多，CPU將數據發(fā)送給打印機后，就去為磁盤服務，而這時打印 機可自己慢慢打印。問題：停止打印機傳送=停止打印機動作? 我有打印機，感覺上打印機工作是連貫的；問題：人的感覺速度 =計算機工作速度？ 22. CPU 對DMA請求和中斷請求的響應時間是否一樣？為什么？解：CPU對DMA請求和中斷請求的響應時間不一樣，因為兩種方式的交換速度相差很 大，因此CPU必須以更短的時間間隔查詢并響應DMA請求（一個存取周期末）。討論：CPU對DMA的響

53、應是即時的；隨時都能響應？CPU響應DMA的時間更短；x DMA比中斷速度高；短、高或不一樣的具體程度？不一樣。因為 DMA與CPU共享主存，會岀現兩者爭用主存的沖突，CPU必須將總線讓給DMA接口使用，常用停止 CPU訪存、周期竊取及 DMA與CPU交替訪存三種方式有效的分時 使用主存；這種情況僅僅存在于 DMA與中斷程序之間嗎？答非所問。24. DMA 的工作方式中，CPU暫停方式和周期挪用方式的數據傳送流程有何不同？畫圖說明 解：兩種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階段，現行程序是否完全停止 訪存。停止CPU訪存方式的DMA工作流程如下：現行程序CPUDMACI/OCPUD

54、MACI/OBCD周期竊取方式的 DMA工作流程如下：現行程序CPUDMACI/OCPUDMACI/OBCD25. s，試問該外設是否可用程序中斷方式與主機交換信息，為什么？7假設某設備向 CPU傳送信息的最高頻率是 40K次/秒，而相應的中斷處理程序其執(zhí)行時間為40S丄解：該設備向 CPU傳送信息的時間間隔=1/40K=0.025 X 103=25 < sJ40貝X該外設不能用程序中斷方式與主機交換信息，因為其中斷處理程序的執(zhí)行速度比該外設的交換速度慢。討論：s）比較接近，傳送過程會頻繁的打斷CPU執(zhí)行主程序，而執(zhí)行中斷服務程序，因此不能用程序中斷方式。-S）與中斷處理時間（40 4 I/O傳送（25 錯：此時CPU還有可能執(zhí)行主程序嗎？舉例說明：（輸入）假設初始CPU空閑，則當I/O將第一個數據放在接口的數據緩沖寄存器中后，向CPU發(fā)第一個中斷請求，CPU立即響應；I/O設備勻速運行，s時響應；-S后，第二個中斷請求到來，CPU正在執(zhí)行中斷程序接收第一個數據，40 .25s時響應；'S后，第三個中斷請求到來，CPU正在執(zhí)行中斷程序接收第二個數據，要到8050s后，第四個中斷請求到來，但此時第三個中斷請求還沒有響應，則放在數據緩沖寄存器中的第三個數據來不及接收，被第四個數據沖掉；75討論：s，CPU大部分時間處于沓步等待 狀態(tài)；交換一次用時25+40=65S）