辨析LVDS技術(shù)及其在多信道高速數(shù)據(jù)傳輸中的應(yīng)用

1、辨析LVDS技術(shù)及其在多信道高速數(shù)據(jù)傳輸中的應(yīng)用            摘要：介紹LVDS技術(shù)及其在雷達(dá)系統(tǒng)中的應(yīng)用，應(yīng)用LVDS技術(shù)解決雷達(dá)系統(tǒng)中多信道、高速數(shù)據(jù)的傳輸問題。 關(guān)鍵詞：LVDS 數(shù)據(jù)傳輸 PCB 阻抗匹配在被稱為信息時(shí)代的今天，為適應(yīng)信息化的高速發(fā)展，高速處理器、多媒體、虛擬現(xiàn)實(shí)以及網(wǎng)絡(luò)技術(shù)對(duì)信號(hào)的帶寬要求越來越大，多信道應(yīng)用日益普及，所需傳送的數(shù)據(jù)量越來越大，速度越來越快。目前存在的點(diǎn)對(duì)點(diǎn)物理層接口如RS-422、RS-485、SCSI以及其它數(shù)據(jù)傳輸標(biāo)準(zhǔn)

2、，由于其在速度、噪聲/EMI、功耗、成本等方面所固有的限制越來越難以勝任此任務(wù)。在轉(zhuǎn)達(dá)領(lǐng)域，隨著技術(shù)的發(fā)展，新體制雷達(dá)的出現(xiàn)和普及，如DBF體制雷達(dá)、相控陣?yán)走_(dá)等，所需處理的信號(hào)帶寬和信號(hào)通道數(shù)大幅度增加，同樣面臨著大數(shù)據(jù)量的傳輸問題。因此采用新的技術(shù)解決I/O接口總是成為必然趨勢，LVDS這種高速低功耗接口標(biāo)準(zhǔn)為解決這一瓶頸問題提供了可能。目前LVDS技術(shù)在通信領(lǐng)域的應(yīng)用日益普及，本文結(jié)合雷達(dá)中的數(shù)據(jù)傳輸特點(diǎn)介紹LVDS技術(shù)，分析LVDS技術(shù)在雷達(dá)中的應(yīng)用前景。1 LVDS技術(shù)介紹LVDS（LOW VOLTAGE DIFFERENTIAL SIGNALING）是一種小振幅差分信號(hào)技術(shù)，使用非

3、常低的幅度信號(hào)（約350mV）通過一對(duì)差分PCB走線或平衡電纜傳輸數(shù)據(jù)。它允許單個(gè)信道傳輸速率達(dá)到每秒數(shù)百兆比特，其特有的低振幅及恒流源模式驅(qū)動(dòng)只產(chǎn)生極低的噪聲，消耗非常小的功率。同時(shí)，LVDS也是對(duì)高速/低功耗數(shù)據(jù)傳輸?shù)囊粋€(gè)多任務(wù)接口標(biāo)準(zhǔn)，在ANSI/TIA/EIA-644-1995標(biāo)準(zhǔn)中被標(biāo)準(zhǔn)化。1.1 LVDS工作原理圖1為LVDS的原理簡圖，其驅(qū)動(dòng)器由一個(gè)恒流源（通常為3.5mA）驅(qū)動(dòng)一對(duì)差分信號(hào)線組成。在接收端有一個(gè)高的直流輸入阻抗（幾乎不會(huì)消耗電流），所以幾乎全部的驅(qū)動(dòng)電流將流經(jīng)100的終端電阻在接收器輸入端產(chǎn)生約350mV的電壓。當(dāng)驅(qū)動(dòng)狀態(tài)反轉(zhuǎn)時(shí)，流經(jīng)電阻的電流方向改變，于是在接

4、收端產(chǎn)生一個(gè)有效的"0"或"1"邏輯狀態(tài)。1.2 LVDS技術(shù)的特點(diǎn)LVDS技術(shù)之所以能夠解決目前物理層接口的瓶頸，正是由于其在速度、噪聲/EMI、功耗、成本等方面的優(yōu)點(diǎn)。1.2.1 高速傳輸能力LVDS技術(shù)的恒流源模式低擺幅輸出意味著LVDS能高速驅(qū)動(dòng)，例如：對(duì)于點(diǎn)到點(diǎn)的連接，傳輸速率可達(dá)800Mbps；對(duì)于多點(diǎn)互連FR4背板，十塊卡作為負(fù)載插入總線，傳輸速率可達(dá)400Mbps。1.2.2 低噪聲/低電磁干擾LVDS信號(hào)是低擺幅的差分信號(hào)。眾所周知，差分?jǐn)?shù)據(jù)傳輸方式比單線數(shù)據(jù)傳輸對(duì)共模輸入噪聲有更強(qiáng)的抵抗能力，在兩條差分信號(hào)線上電流以方向及電壓振幅相反

5、，噪聲以共模方式同時(shí)耦合到兩條線上。而接收端只關(guān)心兩信號(hào)的差值，于是噪聲被抵消。由于兩條信號(hào)線周圍的電磁場也相互抵消，故比單線信號(hào)傳輸電磁輻射小得多。而且，恒流源驅(qū)動(dòng)模式不易產(chǎn)生振鈴和切換尖鋒信號(hào)，進(jìn)一步降低了噪聲。1.2.3 低功耗(1)LVDS器件是用CMOS工藝實(shí)現(xiàn)的，這就提供了低的靜態(tài)功耗；（2）負(fù)載（100終端電阻）的功耗僅為1.2mW；（3）恒流源模式驅(qū)動(dòng)設(shè)計(jì)降低系統(tǒng)功耗，并極大地降低了Icc的頻率成分對(duì)功耗的影響。與其相比，TTL/CMOS收發(fā)器的動(dòng)態(tài)功耗相對(duì)頻率呈指數(shù)上升。1 2 3 下一頁     

6、0;   1.2.4 節(jié)省成本（1）經(jīng)濟(jì)的COMS工藝實(shí)現(xiàn)技術(shù)；（2）低成本實(shí)現(xiàn)高性能，對(duì)電纜、連接器和PCB材料無荷刻要求；（3）低能耗；（4）TTL/CMOS信號(hào)能被串行或混合到單個(gè)LVDS通道，減少板面、層數(shù)、接插件和電纜。另外，由于是低擺幅差分信號(hào)技術(shù)，其驅(qū)動(dòng)和接收不依賴于供電電壓，如5V；因此，LVDS能比較容易應(yīng)用于低電壓系統(tǒng)中，如3.3V甚至2.5V，保持同樣的信號(hào)電平和性能。LVDS也易于匹配終端。無論其傳輸介質(zhì)是電纜還是PCB走線，都必須與終端匹配，以減少不希望的電磁輻射，提供最佳的信號(hào)質(zhì)量。通常一個(gè)盡可能靠近接收輸入端的100終端電阻跨在差分線

7、上即可提供良好的匹配。目前LVDS技術(shù)在傳輸距離上其局限性，一般應(yīng)用在20m以上。2 LVDS的典型結(jié)構(gòu)和常用產(chǎn)品目前LVDS產(chǎn)品主要有美國國家半導(dǎo)體公司全系列的LVDS產(chǎn)品和德州儀器半導(dǎo)體司的LVDS產(chǎn)品系列。美國國家半導(dǎo)體公司這方面更具優(yōu)勢，其產(chǎn)品主要有四種典型結(jié)構(gòu)，是目前數(shù)據(jù)傳輸和交換常用的四種方式。2.1 典型結(jié)構(gòu)（1)點(diǎn)到點(diǎn)結(jié)構(gòu)?；镜陌l(fā)展和接收結(jié)構(gòu)，用于兩點(diǎn)間固定方向信號(hào)傳輸；(2)點(diǎn)到多點(diǎn)結(jié)構(gòu)。廣播式總線結(jié)構(gòu)連接多個(gè)接收端到一個(gè)發(fā)送端，常用于數(shù)據(jù)分配；(3)多點(diǎn)到多點(diǎn)結(jié)構(gòu)。多點(diǎn)互連總線使點(diǎn)到點(diǎn)之間互連降到最少，同時(shí)提供雙向，半雙工通訊能力，在同一時(shí)間，只能有一個(gè)發(fā)送器工作；（4)

8、矩陣開關(guān)結(jié)構(gòu)。通常應(yīng)用于需要非常高的信號(hào)交換通路的系統(tǒng)中，實(shí)現(xiàn)全雙工通信。2.2 常用產(chǎn)品對(duì)應(yīng)點(diǎn)到點(diǎn)或點(diǎn)到多點(diǎn)結(jié)構(gòu)，有LVDS線路驅(qū)動(dòng)/接收器和LVDS串行/解串器（Channellink）系列產(chǎn)品。對(duì)于多通道、寬帶、大動(dòng)態(tài)的數(shù)據(jù)傳輸，LVDS串行/解串器將是很好的解決方案。雷達(dá)系統(tǒng)中，分系統(tǒng)之間的數(shù)據(jù)傳輸，分系統(tǒng)內(nèi)通過背板的數(shù)據(jù)傳輸應(yīng)用LVDS串行/解串器將大大減少電纜、接插件以及PCB背板的復(fù)雜度。這種產(chǎn)品在雷達(dá)系統(tǒng)中有很好的應(yīng)用前景。(2)對(duì)應(yīng)點(diǎn)對(duì)多點(diǎn)或多點(diǎn)到多點(diǎn)結(jié)構(gòu)的應(yīng)用，Bus LVDS技術(shù)能最好地適應(yīng)這些應(yīng)用。Bus LVDSj LVDS線路驅(qū)動(dòng)/接收器系列的擴(kuò)展，為多點(diǎn)應(yīng)用場合而

9、設(shè)計(jì)，這時(shí)總線兩端都終接電阻。Bus LVDS驅(qū)動(dòng)器提供約10mA的輸出電流，因而能被用于重負(fù)載的背板上，那里的等效阻抗低于100,這里驅(qū)動(dòng)器會(huì)有3050范圍的負(fù)載。在一些大的數(shù)據(jù)通信系統(tǒng)中，要構(gòu)造大的高速背板，LVDS技術(shù)是最理想的解決方案。3 LVDS的應(yīng)用了解LVDS技術(shù)的特性后，下面的問題就是如何在設(shè)計(jì)中應(yīng)用好LVDS產(chǎn)品充分發(fā)揮其技術(shù)優(yōu)點(diǎn)，優(yōu)化系統(tǒng)設(shè)計(jì)。這里結(jié)合華東電子所某型號(hào)雷達(dá)系統(tǒng)中LVDS技術(shù)的應(yīng)用來闡述用LVDS做設(shè)計(jì)的一些原則和技巧。由于在系統(tǒng)中有幾十路接收通道和數(shù)字中頻接收機(jī)，數(shù)據(jù)線近500路。如應(yīng)用傳統(tǒng)的TTL/CMOS信號(hào)用雙絞線并行傳輸，則需近千根導(dǎo)線，勢必造成系統(tǒng)

10、和背板都很復(fù)雜，其噪聲/EMI性能的保證令設(shè)計(jì)者頭痛，功耗也將很大。于是筆者在系統(tǒng)設(shè)計(jì)中應(yīng)用了LVDS串行/解串器技術(shù)（Channel link產(chǎn)品），將數(shù)據(jù)線壓縮到幾十對(duì)差分線，完成了數(shù)據(jù)傳輸，并在多種型號(hào)雷達(dá)中成功應(yīng)用。在選定了產(chǎn)品后，用好LVDS技術(shù)關(guān)鍵就在于PCB板的設(shè)計(jì)。PCB布線總的原則是：阻抗匹配是非常重要的，差分阻抗的不匹配會(huì)產(chǎn)生反射，會(huì)減弱信號(hào)并增加共模噪聲，線路上的共模噪聲將得不到差分線路磁場抵消的好處而產(chǎn)生電磁輻射。所以要盡量在信號(hào)離開IC后控制差分阻抗的走向，盡力保持尾端<12mm。3.1 PCB板差分布線的設(shè)計(jì)側(cè)耦合的微帶線、側(cè)耦合的帶狀線、寬邊的帶狀線都可作為

11、很好的差分線。根據(jù)實(shí)際情況，應(yīng)用中選擇了側(cè)耦合的微帶線，示意如圖2。</P上一頁  1 2 3 下一頁         >布線中注意了以下幾點(diǎn)：（1)應(yīng)用微波傳輸線理論設(shè)計(jì)差分阻抗Zdiff或利用以下方程設(shè)計(jì)：其中Z0為微帶線的特性阻抗；（2）所布的差分線對(duì)一離開IC就盡早盡可能靠近在一起走線，布線越近磁場的抵消就越好，有助于消除反射并保證噪聲以共模方式耦合。也即圖2中的S越小越好。(3)對(duì)于差分布線不要依賴于自動(dòng)布線功能，要匹配一對(duì)差分線的長度，確保各

12、組差分線間的間隔；并使線上過孔最少；(4)避免90°轉(zhuǎn)彎（以防造成阻抗不連續(xù)），用弧線或45°斜線代替。3.2 PCB板的設(shè)計(jì)（1）至少用4層PCB板，將LVDS信號(hào)、地、電源、TTL信號(hào)分層布局。在實(shí)現(xiàn)設(shè)計(jì)中采用了8層板以盡量滿足要求；(2)將陡的CMOS/TTL信號(hào)與LVDS信號(hào)隔離，最好能布在不同層上，并用電源和地層隔開；（3）保持發(fā)送器和接收器盡可能靠近接插件，連線長度愈短愈好（<1.5英寸），以保證板上噪聲不會(huì)被帶到差分線上，而且避免電路板及電纜線間的交叉EMI干擾；(4)旁路每個(gè)LVDS器件，分布式散裝電容或表貼電容放在盡量靠近電源和地線引腳處；（5）電源和地線應(yīng)用寬的布線(低阻抗)，并保持地線PCB回路短而寬；（6）終端負(fù)載用100（誤差<2%）表貼電阻靠近接收器輸入端來匹配傳輸線的差分阻抗，終端電阻到接收器輸入端的距離應(yīng)小于7mm；（7）將所有空閑引腳開路（懸空）。3.3 電纜和接插件的選擇應(yīng)用中選擇了雙絞線平衡電纜，并在外層加屏蔽；接插件選擇標(biāo)準(zhǔn)連接器，在連接器上差分信號(hào)通常連接在一行中靠近的兩個(gè)連接腳上，示意如圖3所示。總之，應(yīng)用LVDS技術(shù)在系統(tǒng)設(shè)計(jì)之前，應(yīng)優(yōu)先考慮以下幾點(diǎn)：(1)必須優(yōu)先考慮電源和地在系統(tǒng)中的分布；(2)考慮傳輸線的結(jié)構(gòu)及其布局