2014北科計(jì)算機(jī)組成原理試題

1、北京科技大學(xué)2021年碩士學(xué)位研究生入學(xué)測(cè)試試題試題編號(hào)： 869 試題名稱：計(jì)算機(jī)組成原理共9頁適用專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程、計(jì)算機(jī)技術(shù)專業(yè)學(xué)位、軟件工程專業(yè)學(xué)位o10 .移碼表示法主要用于表示 ,以利于在加減運(yùn)算的 操作中比擬大小.11 .某機(jī)指令宇長(zhǎng)24位,定長(zhǎng)操作碼,共能完成129種操作,采用單地址格式 可直接尋址的范圍是 ,采用二地址格式指令,可直接尋址范圍是 012 .用74181和74182組成64位多重進(jìn)位運(yùn)算器,那么需 片74181和片 74182.13 .存放器間接尋址方式中,操作數(shù)存放在,存放器中存放的3.假設(shè)浮點(diǎn)數(shù)用補(bǔ)碼表示,那么判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法

2、是A.階符與數(shù)符相同為規(guī)格化數(shù)B.階符與數(shù)符相異為規(guī)格化數(shù)C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)4 .假定以下字符碼中有奇偶校驗(yàn)位,但沒有數(shù)據(jù)錯(cuò)誤,采用偶校驗(yàn)的字符碼是 0A 11001011 B . 11010110 C . 11001001 D. 110000015 .計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了 .A.減少主機(jī)箱的體積B.解決容量、速度、價(jià)格三者之間的矛盾C.存儲(chǔ)大量數(shù)據(jù)方便D.操作方便6 .下面所述不正確的選項(xiàng)是.A. RAMT隨機(jī)存取信息,掉電后信息喪失B.訪問RAM寸,訪問時(shí)間與單元的物理位置無關(guān)C.內(nèi)存中存儲(chǔ)的信息均是不可

3、改變的D.隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可統(tǒng)一編址7 .某計(jì)算機(jī)字長(zhǎng)32位,存儲(chǔ)容量為4MB假設(shè)按半字編址,它的尋址范圍是 <A 4M B . 3M C . 2M D . 1M8 .在定點(diǎn)二進(jìn)制運(yùn)算器中,減法運(yùn)算一般通過 來實(shí)現(xiàn).A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器9 .在向下生成的堆棧中,如果入棧指令PUSH刈勺操作定義為：SP (SP)+1 ,M(SP) M(X),那么出棧指令POP X應(yīng)定義為.A. S(SP)-1, M(X)M(SP)B. S(SP)+1, M(X)M(SP)C. M(X)M(SP), S(SP) -1

4、D. M(X)M(SP), S(SP)+110 .以下四種類型指令中,執(zhí)行時(shí)間最長(zhǎng)的是 .B. RS型A. RRSIC. SS型D. SR型11 .微程序限制器中,機(jī)器指令與微指令的關(guān)系是 A.每一條機(jī)器指令由一條微指令來執(zhí)行B.每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行C.每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由假設(shè)干條機(jī)器指令組成12 .從限制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)間叫 A. CPg期B.微周期C.時(shí)鐘周期D.機(jī)器周期13 .掛接在總線上的多個(gè)部件 .A.只能分時(shí)向總線發(fā)送數(shù)據(jù),并只能分時(shí)從總線接收數(shù)據(jù)B.只能分時(shí)向總線發(fā)送數(shù)據(jù),但可同時(shí)從總線

5、接收數(shù)據(jù)C.可同時(shí)向總線發(fā)送數(shù)據(jù),并同時(shí)從總線接收數(shù)據(jù)D.可同時(shí)向總線發(fā)送數(shù)據(jù),但只能分時(shí)從總線接收數(shù)據(jù)14 .單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算,除地址碼指明的一個(gè)操作數(shù)外, 另一個(gè)常需采用.A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式15 .同步限制是.A.只適用于CPlfi制的方式B.只適用于外圍設(shè)備限制的方式C.由統(tǒng)一時(shí)序信號(hào)限制的方式D.所有指令執(zhí)行時(shí)間都相同的方式16 .為了便于實(shí)現(xiàn)多級(jí)中斷,保存現(xiàn)場(chǎng)信息最有效的方法是采用 .A.通用存放器 B .堆棧 C .存儲(chǔ)器 D .外存17 .下面浮點(diǎn)運(yùn)算器的描述中正確的句子是： .A.尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算B.

6、階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C.階碼部件只進(jìn)行階碼相加、相減和比擬操作D.尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算18 .在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是 .A.運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位B.參加運(yùn)算的操作數(shù)超出了機(jī)器表示的范圍C.存放器的位數(shù)太少,不得不舍棄最低有效位D.運(yùn)算的結(jié)果超出了機(jī)器的表示范圍19 .在浮點(diǎn)數(shù)加減法的對(duì)階過程中, oA.將被加減數(shù)的階碼向加減數(shù)的階碼看齊B.將加減數(shù)的階碼向被加減數(shù)的階碼看齊C.將較大的階碼向較小的階碼看齊D.將較小的階碼向較大的階碼看齊20 .四片74181和1片74812器件相配合,具有如下進(jìn)位傳遞功能 .A.串行進(jìn)位B.組內(nèi)先行進(jìn)位,組間先行進(jìn)位

7、C.組內(nèi)先行進(jìn)位,組間串行進(jìn)位 D.組內(nèi)串行進(jìn)位,組間先行進(jìn)位21 .指令系統(tǒng)采用不同尋址方式的目的是 oA.實(shí)現(xiàn)存貯程序和程序限制.B.縮短指令長(zhǎng)度,擴(kuò)大尋址空間,提升編程靈活性.C.可直接訪問外存.D.提供擴(kuò)展操作碼的可能并降低指令譯碼的難度.22 .系統(tǒng)總線地址的功能是.A.選擇主存單元地址B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.選擇外存地址D.指定主存和I / O 設(shè)備接口電路的地址23 .算術(shù)右移指令執(zhí)行的操作是.A.符號(hào)位填0,并順次右移1位,最低位移至進(jìn)位標(biāo)志位B.符號(hào)位不變,并順次右移1位,最低位移至進(jìn)位標(biāo)志位C.進(jìn)位標(biāo)志位移至符號(hào)位,順次右移 1位,最低位移至進(jìn)位標(biāo)志位D.符號(hào)位填1,

8、并順次右移1位,最低位移至進(jìn)位標(biāo)志位24 .某存放器中的值有時(shí)是地址,因此只有計(jì)算機(jī)的 才能識(shí)別它.A.譯碼器 B .判斷程序C .指令 D.時(shí)序信號(hào)25 .在虛擬存貯器中,當(dāng)程序正在執(zhí)行時(shí),由 完成地址映射.A.程序員 B .編譯器 C .裝入程序D .操作系統(tǒng)26 .周期挪用方式常用于 方式的輸入/輸出中.A. DMA B .中斷 C .程序傳送D.通道27 .至今為止,計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是 .A.節(jié)約元件B,運(yùn)算速度快C.物理器件的性能決定D.信息處理方便28 .以下表達(dá)中正確的選項(xiàng)是 oA.只有I/O指令可以訪問I/O設(shè)備.B.在統(tǒng)一編址下,不能直接訪問I/O設(shè)

9、備.C.訪問存儲(chǔ)器的指令一定不能訪問I/O設(shè)備.D.在具有專門I/O指令的計(jì)算機(jī)中,I/O設(shè)備才可以單獨(dú)編址.29 .在各種I/O方式中,中斷方式的特點(diǎn)是 .A. CPUf外設(shè)用行工作,傳送與主程序申行工作.B. CPUt外設(shè)并行工作,傳送與主程序申行工作.C. CPUt外設(shè)用行工作,傳送與主程序并行工作.D. CPUt外設(shè)并行工作,傳送與主程序并行工作.30 .某計(jì)算機(jī)的限制器采用微程序限制方式, 微指令中的操作限制字段采用分段 直接編碼法,共有26個(gè)微命令,構(gòu)成4個(gè)互斥類,分別包含3、5、12和6個(gè)微 命令,那么操作限制字段至少有 位.A. 4B, 12C. 15 D. 26三、簡(jiǎn)做題(總

10、分值30分,每題5分)1 .什么是軟件與硬件的邏輯等效性,并舉出兩個(gè)實(shí)例.2 .畫出微程序限制器的構(gòu)成框圖,并說明各局部的功能.3 .某四位加法器的四位進(jìn)位信號(hào)分別為 G、C、G、C,低位來的信號(hào)為C0 , 請(qǐng)分別按下述兩種方式寫出 C、G、G、.的邏輯表達(dá)式.(1)用行進(jìn)位方式(2)并行進(jìn)位方式4 .當(dāng)指令系統(tǒng)和數(shù)據(jù)通路結(jié)構(gòu)確定后,給出組合邏輯限制器的設(shè)計(jì)步驟.比擬 組合邏輯限制器和微程序限制器的特點(diǎn).5 .以打印機(jī)輸出為例說明中斷的全過程,并比擬中斷方式和DMAf式的特點(diǎn).6 .比擬Cache和虛擬存儲(chǔ)器,說明它們的相似點(diǎn)與不同.四、綜合題共50分1. 6分1定點(diǎn)補(bǔ)碼加減運(yùn)算溢出判斷的三種

11、方法是什么？分別列出邏輯表 達(dá)式并加以說明.2機(jī)器字長(zhǎng) 8 位,x = - 0.0111100 , y = +0.1100100 ,求x補(bǔ),&x補(bǔ), y補(bǔ),-y補(bǔ),x + y =?,x - y =?要求給出運(yùn)算器的計(jì)算過程,并用溢出判別方法判斷結(jié)果是否溢出.2. 4分X=0.1010,Y=-0.1101,用原碼一位乘法計(jì)算X*Y=?其中存放器、 加法器的寬度均為4位,要求寫出詳細(xì)計(jì)算過程與說明.解：X原=Y原=X*Y原= X*Y = 實(shí)現(xiàn)的具體過程：C進(jìn)位 觸發(fā)器P局部積 存放器Y除數(shù)存放器說明3. 6 分 X = -0.01101 01X211, Y = 0.1100100X 2-1

12、1 此處數(shù)均為二進(jìn)制.浮點(diǎn)數(shù)階碼用4位移碼,尾數(shù)用8位補(bǔ)碼表示含符號(hào)位,1寫出X, Y的浮點(diǎn)數(shù)表示要求格式：數(shù)符階碼尾數(shù).2計(jì)算X+Y要求給出運(yùn)算過程舍入采用 0舍1入法.3如何判斷浮點(diǎn)補(bǔ)碼加減運(yùn)算是否溢出？并說明發(fā)生溢出時(shí)如何處理？并判斷 上述運(yùn)算結(jié)果是否溢出.4. 7分有一個(gè)全相聯(lián)Cache系統(tǒng),Cache由8個(gè)塊構(gòu)成,CPUX出的主存地 址流序列分別為：14、18、14、18、8、4、8、10,求1每次訪問后,Cache的地址分配情況.2當(dāng)Cache的容量換成4個(gè)塊,地址流為6、15、6、13、11、10、8、7時(shí), 求采用先進(jìn)先出替換算法的相應(yīng)地址分配和操作.5. 3分設(shè)指令字長(zhǎng)為16

13、位,每個(gè)操作數(shù)的地址碼為6位,指令有零地址、一 地址、二地址3種格式.1設(shè)指令系統(tǒng)的操作碼長(zhǎng)度和位置固定,假設(shè)零地址指令有M種,一地址指令有N種,那么二地址指令最多有幾種？2采用擴(kuò)展操作碼技術(shù),二地址指令最多有幾種？3采用擴(kuò)展操作碼技術(shù),假設(shè)二地址指令有 P條,零地址指令有Q條,那么一地 址指令最多有幾種？6. 6分設(shè)某機(jī)存儲(chǔ)字長(zhǎng)、指令字長(zhǎng)和機(jī)器字長(zhǎng)均相等,該機(jī)的指令格式如下：538OPMA其中,A為形式地址,補(bǔ)碼表示包括一位符號(hào)位；M為尋址方式,M=0立即尋址；M=1直接尋址此時(shí)A視為無符號(hào)數(shù)；M=2間接尋址此時(shí)A視為無符號(hào)數(shù)；M=3變址尋址A為位移量,變址存放器為 R;M =4相對(duì)尋址.求

14、：1該指令格式能定義多少種不同的操作？立即尋址操作數(shù)的范圍是多少？2寫出各種尋址方式M=1 2、3、4計(jì)算有效地址的表達(dá)式.3當(dāng)M=1 2、4時(shí),能訪問的最大主存空間為多少機(jī)器享 ？7. 8分某半導(dǎo)體存儲(chǔ)器容量 4KX8位.其中固化區(qū)2KX8位低地址,用 1KX8位的EPRO跛片組成；隨機(jī)讀寫區(qū)2KX8位高地址,由2KX4位的SRAM 芯片組成.地址總線人,雙向數(shù)據(jù)總線D-D0, R/W限制讀寫.試問：1數(shù)據(jù)緩沖存放器多少位？地址存放器多少位？2二種芯片各需多少片？求每片芯片的片選邏輯式與地址分配完成下表.3設(shè)計(jì)并完成該存儲(chǔ)器邏輯圖,注明芯片與地址總線、數(shù)據(jù)總線和R/W 信號(hào)線的聯(lián)結(jié),并實(shí)現(xiàn)片

15、選邏輯芯片 編R芯片芯片 容量芯片 地址片選邏輯 表送式地址范圍1 1EPROM|1KA9A)CS=2CS=3CS3=4 1CS4=邏輯圖：D7-D4D3-Do R/W *地址A11 A 08. (10分)某計(jì)算機(jī)的數(shù)據(jù)通路如以下圖所示,其中舊主存,MBR主存數(shù)據(jù)寄存器,MAR主存地址存放器,R0R一通用存放器,IR一指令存放器,P口程序 計(jì)數(shù)器(具有自增水平),G A暫存器,ALL-算術(shù)邏輯單元,移位器一左移、 右移、直通傳送.所有雙向箭頭表示信息可以雙向傳送.請(qǐng)按數(shù)據(jù)通路圖畫出以下指令的指令周期流程圖：(1) MOV R, -(R2),指令功能是(R2)-1 一R, (R2) 一R.(2)

16、 ADD (R) , (R2)+,指令功能是(R1)+(R 2) 一(R1) , R)+1 -R.說明：所有答案必須寫在做題紙上,做在試題或草稿紙上無效.一、填空總分值40分,每題2分1.存儲(chǔ)程序原理是指, 它是 型計(jì)算機(jī)體系結(jié)構(gòu)的核心思想.2 .設(shè)浮點(diǎn)數(shù)長(zhǎng)16位,高8位是階碼,含1位階符,低8位是尾數(shù),含1位數(shù)符, 階碼和尾數(shù)均用補(bǔ)碼表示,基值底為 2,尾數(shù)為規(guī)格化、無隱藏位,機(jī)器數(shù) 為FC60H的十進(jìn)制真值是 ,十進(jìn)制真值11/128的規(guī)格化浮點(diǎn)編碼 是 16進(jìn)制助記形式.3. x補(bǔ)=X0.X 1X2.X n,貝打-x補(bǔ)=4.設(shè)機(jī)器數(shù)長(zhǎng)8位,定點(diǎn)小數(shù),最高位是符號(hào)位,2* * 3的原碼是,

17、1283535的補(bǔ)碼是.645.假設(shè)浮點(diǎn)數(shù)格式中階碼的底一定,且尾數(shù)采用規(guī)格化表示法,那么浮點(diǎn)數(shù)的表示 范圍取決于的位數(shù),而精度取決于的位數(shù).6.半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器包括 ?口,前者的速度比后者快, 但集成度不如后者高.7.存儲(chǔ)系統(tǒng)中,CPU能直接訪問 和,但不能直接訪問磁盤和光盤.8.設(shè)主存儲(chǔ)器容量為64K 32位,那么CPU中用做主存接口的存放器 MAR勺位數(shù) 是, MBR勺位數(shù)是.9.中斷周期前的 CPU工作周期是,中斷周期后的 CPU工作周期14. CPLM取出一條指令并執(zhí)行這條指令的時(shí)間稱為 o15.微程序中的微指令是指 .16.當(dāng)前正在執(zhí)行的指令保存在 CPL勺 存放器中,運(yùn)算結(jié)果如溢出、為負(fù)、為零等狀態(tài)標(biāo)志保存在 CPL勺 存放器中.17.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié),第一字節(jié)是操作碼,第二字節(jié)是用補(bǔ)碼 表示的相對(duì)位移量,假設(shè)轉(zhuǎn)移指令地址為 200aH ,要求轉(zhuǎn)移到2002H ,那么該轉(zhuǎn)移 指令第二字節(jié)內(nèi)