模數(shù)與數(shù)模轉(zhuǎn)換電路

1、第9章模數(shù)與數(shù)模轉(zhuǎn)換電路課題第9章模數(shù)與數(shù)模轉(zhuǎn)換電路理論 課時(shí)4實(shí)驗(yàn) 課時(shí)4教學(xué)目的1 掌握模數(shù)與數(shù)模轉(zhuǎn)換原理；2 掌握模數(shù)與數(shù)模轉(zhuǎn)換電路的應(yīng)用。重點(diǎn)與重點(diǎn)：模數(shù)與數(shù)模轉(zhuǎn)換原理；難點(diǎn)難點(diǎn)：模數(shù)與數(shù)模轉(zhuǎn)換電路的應(yīng)用。教學(xué)方法講授法、演示法：多媒體課件講授、配合板書。教學(xué)內(nèi)容1 模數(shù)轉(zhuǎn)換器（ADC）;2 數(shù)模轉(zhuǎn)換器（DAC）。課后作業(yè)習(xí)題九一、二、三、四9.1 概述能夠把模擬量轉(zhuǎn)變?yōu)閿?shù)字量的器件叫模擬-數(shù)字轉(zhuǎn)換器（簡(jiǎn)稱 A/D轉(zhuǎn)換器）。能夠把數(shù)字量轉(zhuǎn)變?yōu)槟M量的器件叫數(shù)字-模擬轉(zhuǎn)換器（簡(jiǎn)稱 D/A轉(zhuǎn)換器）。9.2 數(shù)模轉(zhuǎn)換器（DAC）一作用D/A轉(zhuǎn)換器是將輸入的二進(jìn)制數(shù)字量轉(zhuǎn)換成電壓或電流形式的模

2、擬量輸出。二電路組成如圖9-1所示參考電壓/圖9-1 D/A轉(zhuǎn)換器的一般結(jié)構(gòu)三.應(yīng)用圖9-2就是按這種方法實(shí)現(xiàn)的D/A轉(zhuǎn)換器，實(shí)際上，這是一個(gè)加權(quán)加法運(yùn)算電路。圖中電阻網(wǎng)絡(luò)與二進(jìn)制數(shù)的各位權(quán)相對(duì)應(yīng)，權(quán)越大對(duì)應(yīng)的電阻值越小， 故稱為權(quán)電阻網(wǎng)絡(luò)。 圖中VR為穩(wěn)恒直流電壓，是 D/A轉(zhuǎn)換電路的參考電壓。n路電子開關(guān)Si由n位二進(jìn)制數(shù)D的每一位數(shù)碼Di來控制，Di=O時(shí)開關(guān)Si將該路電阻接通“地端” ，Di=1時(shí)Si將該路電阻接通 參考電壓 VR集成運(yùn)算放大器作為求和權(quán)電阻網(wǎng)絡(luò)的緩沖，主要是為了減少輸出模擬信號(hào) 負(fù)載變化的影響，并將電流輸出轉(zhuǎn)換為電壓輸出。圖9-2中，因A點(diǎn)“虛地”，VA=O,各支路電

3、流分別為崗0-9-2權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器InInDn iVrRn 1Dn 2VrDn 12nVrIfRi 2Dn 22nRVrDoVrUoRfDo 20又因放大器輸入端“虛斷”，所以，圖9-2 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器In -1+ In -2+ + I 0= If以上各式聯(lián)立得，Uo 咯 Vr (Dn 1 2n 1 Dn 2 2n 2 Do 20)R從上式可見，輸出模擬電壓uO的大小與輸入二進(jìn)制數(shù)的大小成正比，實(shí)現(xiàn)了數(shù)字量到模擬量的轉(zhuǎn)換。權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電路簡(jiǎn)單，但該電路在實(shí)現(xiàn)上有明顯缺點(diǎn)，各電阻的阻值相差較大，尤其當(dāng)輸入的數(shù)字信號(hào)的位數(shù)較多時(shí)，阻值相差更大。這樣大范圍的阻值， 要保證每

4、個(gè)都有很高的精度是極其困難的，不利于集成電路的制造。為了克服這一缺點(diǎn)，D/A轉(zhuǎn)換器廣泛采用T型和倒T型電阻網(wǎng)絡(luò) D/A轉(zhuǎn)換器。921 T 型網(wǎng)絡(luò)DAC電路組成如圖9-3所示。>D Tl圖9-3 T型電阻網(wǎng)絡(luò)4位D/A轉(zhuǎn)換器的原理圖:，工作原理1.當(dāng)D0單獨(dú)作用時(shí),T型電阻網(wǎng)絡(luò)如圖9-4a)所示。把a(bǔ)點(diǎn)左下等效成戴維蘭電源，如圖9-4 b)所示；然后依次把 b點(diǎn)、c點(diǎn)、d點(diǎn)它們的左下電路等效成戴維蘭電源時(shí)分別如圖9-4 c )、d)、e)所示。由于電壓跟隨器的輸入電阻很大，遠(yuǎn)遠(yuǎn)大于R,所以，D0單獨(dú)作用時(shí)d點(diǎn)電位幾乎就是戴維蘭電源的開路電壓D0VR16，此時(shí)轉(zhuǎn)換器的輸出uO( 0)=D0V

5、R16& r ti r rt2. 當(dāng)D1單獨(dú)作用時(shí)，T型電阻網(wǎng)絡(luò)如圖9-5( a)所示，其d點(diǎn)左下電路的戴維蘭等效如圖9-5( b)所示。同理，D2單獨(dú)作用時(shí)d點(diǎn)左下電路的戴維蘭等效電源如圖9-5( C)所示；D3單獨(dú)作用時(shí)d點(diǎn)左下電路的戴維蘭等效電源如圖9-5 d)所示。故DI、D2、D3單獨(dú)作用時(shí)轉(zhuǎn)換器的輸出分別為uO( 1) =D1VR8uO( 2) =D2VR4uO( 3) =D3VR2圖9-5 D1,D2,D3 單獨(dú)作用時(shí)T型電阻網(wǎng)絡(luò)的戴維南等效電路利用疊加原理可得到轉(zhuǎn)換器的總輸出為uO=uO (0)+uO( 1)+uO (2)+uO (3)=D0V R DiVr D2VR

6、D3VR16842=當(dāng) X( DO X 2°+D1 X 21+0 22+如 23)24圖9-4 DO單獨(dú)作用時(shí)T型電阻網(wǎng)絡(luò)的戴維南等效電路3. 結(jié)論可見，輸出模擬電壓正比于數(shù)字量的輸入。推廣到 n位，D/A轉(zhuǎn)換器的輸出為uO=V(D° 2° Di 21Dn 1 2n 1)2nT型電阻網(wǎng)絡(luò)由于只用了R和2R兩種阻值的電阻，其精度易于提高，也便于制造集成電路。但也存在以下缺點(diǎn)：在工作過程中，T型網(wǎng)絡(luò)相當(dāng)于一根傳輸線，從電阻開始到運(yùn)放輸入端建立起穩(wěn)定的電流電壓為止需要一定的傳輸時(shí)間，當(dāng)輸入數(shù)字信號(hào)位數(shù)較多時(shí)，將會(huì)影響D/A轉(zhuǎn)換器的工作速度。另外，電阻網(wǎng)絡(luò)作為轉(zhuǎn)換器參考電

7、壓VR的負(fù)載電阻將會(huì)隨二進(jìn)制數(shù)D的不同有所波動(dòng)，參考電壓的穩(wěn)定性可能因此受到影響。所以實(shí)際中，常用下面的倒T型D/A轉(zhuǎn)換器。倒T型網(wǎng)絡(luò)DAC電路組成如圖9-6所示。圖9-6倒T型電阻網(wǎng)絡(luò) D/A轉(zhuǎn)換器1. 工作原理由于P點(diǎn)接地、N點(diǎn)虛地，所以不論數(shù)碼 D0、DI、D2、D3是0還是1,電子開關(guān)SO、S1、S2、S3都相當(dāng)于接地，因此，圖中各支路電流 10、11、I2、I 3和IR大小不會(huì)因二進(jìn) 制數(shù)的不同而改變。并且，從任一節(jié)點(diǎn)a、b、c、d向左上看的等效電阻都等于 R,所以流出VR的總電流為I R=VRR，而流入各2R支路的電流依次為13=1 R /212=1 3 /2= I R /4II

8、= |2 /2= I R /8|0=| 1 /2= I R /16流入運(yùn)算放大器反相端的電流為Iout1=D0X I0+D1 X I 1+D2X I2+D3X I 30123=(D0 X 2 +D1X 2 +D2X 2 +DB X 2 ) X I R /16運(yùn)算放大器的輸出電壓為0123uO=-I out1 Rf= ( D0X 2 +D1 X 2 +D2X 2 +D3X 2 ) X I R Rf /16若Rf=R,并將IR=VRR代入上式，則有uO=-¥ X( D)X 2°+D1X 21+D2X 22+時(shí) 23)24可見，輸出模擬電壓正比于數(shù)字量的輸入。推廣到n位，D/A轉(zhuǎn)

9、換器的輸出為uO=-(D0 20 D1 21Dn 1 2n 1)2n倒T型電阻網(wǎng)絡(luò)也只用了R和2R兩種阻值的電阻，但和 T型電阻網(wǎng)絡(luò)相比較，由于各支路電流始終存在且恒定不變，所以各支路電流到運(yùn)放的反相輸入端不存在傳輸時(shí)間，因此具有較高的轉(zhuǎn)換速度。中的電子開關(guān)各種D/A轉(zhuǎn)換器中使用的電子開關(guān)大都是由晶體管或場(chǎng)效應(yīng)管開關(guān)組成的。圖9-7繪出了場(chǎng)效應(yīng)管組成的電子開關(guān)單元電路。圖中，T1、T2、T3構(gòu)成輸入級(jí)，T4、T5構(gòu)成的CMOS反相器與T6、T9構(gòu)成的CMO反相器互為倒相，兩個(gè)反相器的輸出分別控制著T8和T9的柵極，T8、T9的漏極同時(shí)接電阻網(wǎng)絡(luò)中的一個(gè)電阻，例如T型電阻網(wǎng)絡(luò)中的 2R,而源極分

10、別接電流輸出端I out1和I out2 。當(dāng)輸入端Di為低電平時(shí)，T4、T5構(gòu)成的CMO阪相器輸出低電平，T6、T9構(gòu)成的CMOS反相器輸出高電平，結(jié)果使 T8導(dǎo)通、T9截止，T8將電流Ii引向Iout2。當(dāng)輸入端Di為高電平時(shí)，則T8截止、T9導(dǎo)通，T9將電流Ii引向loutl。圖9-7 CMOS電子開關(guān)單元電路注意，為了保證 D/A轉(zhuǎn)換的精度，電子開關(guān)的導(dǎo)通電阻應(yīng)計(jì)入相應(yīng)支路的阻值中。的主要技術(shù)指標(biāo)1 滿量程滿量程是輸入數(shù)字量全為1時(shí)再在最低位加1時(shí)的模擬量輸出。滿量程電壓用uFs表示；滿量程電流用IFs表示。2 分辨率分辨率=12n式中 u表示輸入數(shù)字量最低有效位變化1時(shí)，對(duì)應(yīng)輸出可分

11、辨的電壓;n表示輸入數(shù)字量的位數(shù)。3 轉(zhuǎn)換精度轉(zhuǎn)換精度是實(shí)際輸出值與理論計(jì)算值之差。這種差值越小，轉(zhuǎn)換精度越高。轉(zhuǎn)換過程中存在各種誤差，包括靜態(tài)誤差和溫度誤差。靜態(tài)誤差主要由以下幾種誤差構(gòu)成：非線性誤差。D/A轉(zhuǎn)換器每相鄰數(shù)碼對(duì)應(yīng)的模擬量之差應(yīng)該都是相同的，即理想轉(zhuǎn)換特性應(yīng)為直線。如圖 9-8實(shí)線所示，實(shí)際轉(zhuǎn)換時(shí)特性可能如圖9-8( a)中虛線所示，我們把在滿量程范圍內(nèi)偏離轉(zhuǎn)換特性的最大誤差叫非線性誤差，它與最大量程的比值稱為非線性度。漂移誤差，又叫零位誤差。它是由運(yùn)算放大器零點(diǎn)漂移產(chǎn)生的誤差。當(dāng)輸入數(shù)字量為0時(shí)，由于運(yùn)算放大器的零點(diǎn)漂移，輸出模擬電壓并不為0。這使輸出電壓特性與理想電壓特性產(chǎn)

12、生一個(gè)相對(duì)位移，如圖9-8( b)中的虛線所示。零位誤差將以相同的偏移量影響所有的碼。比例系數(shù)誤差，又叫增益誤差。它是轉(zhuǎn)換特性的斜率誤差。 一般地，由于VR是D/A轉(zhuǎn)換器的比例系數(shù)，所以，比例系數(shù)誤差一般是由參考電壓VR的偏離而引起的。比例系數(shù)誤差如圖9-8( c)中的虛線所示，它將以相同的百分?jǐn)?shù)影響所有的碼。輸岀電壓輸出電JE輸出電壓/霜入的數(shù)碼7/4Xf/嚴(yán)/輸入的數(shù)碼Q善位俱差/7r/7/小比例系數(shù)俁蠶圖 9-8 D/A轉(zhuǎn)換器的各種靜態(tài)誤差溫度誤差通常是指上述各靜態(tài)誤差隨溫度的變化。4. 建立時(shí)間從數(shù)字信號(hào)輸入 DAC起,到輸出電流(或電壓)達(dá)到穩(wěn)態(tài)值所需的時(shí)間為建立時(shí)間。建 立時(shí)間的大

13、小決定了轉(zhuǎn)換速度。除上述各參數(shù)外，在使用D/A轉(zhuǎn)換器時(shí)還應(yīng)注意它的輸出電壓特性。由于輸出電壓事實(shí)上是一串離散的瞬時(shí)信號(hào)， 要恢復(fù)信號(hào)原來的時(shí)域連續(xù)波形，還必須采用保持電路對(duì)離散輸出進(jìn)行波形復(fù)原。此外還應(yīng)注意D/A的工作電壓、輸出方式、輸出范圍和邏輯電平等等。9.3 模數(shù)轉(zhuǎn)換器(ADC)模數(shù)轉(zhuǎn)換的一般步驟A/D轉(zhuǎn)換是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，轉(zhuǎn)換過程須通過取樣、保持、量化和編碼四個(gè)步驟完成。1 采樣和保持采樣(也稱取樣)是將時(shí)間上連續(xù)變化的信號(hào)轉(zhuǎn)換為時(shí)間上離散的信號(hào)，即將時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為一系列等間隔的脈沖，脈沖的幅度取決于輸入模擬量，其過程如圖耽樣開關(guān)圖9-9 A/D轉(zhuǎn)換的采樣過程圖

14、9-9所示。圖中ui(t)為輸入模擬信號(hào)，S(t)為采樣脈沖，u' Qt)為取樣輸出信號(hào)。2. 量化和編碼(1) 將采樣后的樣值電平歸化到與之接近的離散電平上，這個(gè)過程稱為量化。(2) 量化后，需用二進(jìn)制數(shù)碼來表示各個(gè)量化電平，這個(gè)過程稱為編碼。量化與編碼電路是 A/D轉(zhuǎn)換器的核心組成部分。并行比較型ADC并行A/D轉(zhuǎn)換器是一種直接型A/D轉(zhuǎn)換器，圖9-11所示為三位的并行比較型A/D轉(zhuǎn)換器的原理圖。TJnuLlMULlHULlHTrnTrnuhnHTrnl 艮 KfIRTlR V K R R % R R K 訥 dw£v2vzvl2v2 訥 2V11 1316LLle916

15、716516316116C07I cD cC05D c.血E rereDJCOGrE cC011DC一16Id321Tr憂先騙碼辭圖9-11三位并行比較型 A/D轉(zhuǎn)換器的原理圖它由電壓比較器，寄存器和編碼器三部分構(gòu)成。圖中電阻分壓器把參考電壓VR分壓，得到七個(gè)量化電平 (丄VR13 VR),這七個(gè)量化電平分別作為七個(gè)電壓比較器C9C1的比16 16較基準(zhǔn)。模擬量輸入 VI同時(shí)接到七個(gè)電壓比較器的同相輸入端，與這七個(gè)量化電平同時(shí)進(jìn)行比較。若vI大于比較器的比較基準(zhǔn)，則比較器的輸出CO=1，否則CO=0。比較器表9-1 并行比較型A/D轉(zhuǎn)換器的輸入與輸出關(guān)系數(shù)字量輸比較器的輸出狀態(tài)模擬量輸入出C0

16、9C06C05CmC03C02 C01D2 D1 D0Ow vI <1 丄VR0000000000161丄 VRK vI w-IVR000000100116163VRW vI wAvr00000110101616A VRW vI wVR00001110111616VFW vI w9 VR00011111001616A vfw vI w11VR0011111101161611VFw vI w蘭VR0111111110161613 VFw vI w VR111111111116的輸出結(jié)果由七個(gè) D觸發(fā)器暫時(shí)寄存（在時(shí)鐘脈沖CP的作用下）以供編碼用。最后由編碼器輸出數(shù)字量。模擬量輸入與比較器的

17、狀態(tài)及輸出數(shù)字量的關(guān)系如表9-1所示。在上述A/D轉(zhuǎn)換中，輸入模擬量同時(shí)加到所有比較器的同相輸入端，從模擬量輸入到數(shù)字量穩(wěn)定輸出的經(jīng)歷的時(shí)間為比較器、D觸發(fā)器和編碼器的延遲時(shí)間之和。在不考慮各器件延遲時(shí)間的誤差，可認(rèn)為三位數(shù)字量輸出是同時(shí)獲得的，因此，稱上述A/D轉(zhuǎn)換器為并行A/D轉(zhuǎn)換器。并行A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間僅取決于各器件的延遲時(shí)間和時(shí)鐘脈沖寬度。933 逐位逼近型ADC1 轉(zhuǎn)換原理逐位逼近型A/D轉(zhuǎn)換器也是一種直接型 A/D轉(zhuǎn)換器，這種轉(zhuǎn)換器的原理圖如圖 9-12所 示，其內(nèi)部包含一個(gè) D/A轉(zhuǎn)換器。這種轉(zhuǎn)換器是將模擬量輸入 VI與一系列由D/A轉(zhuǎn)換器輸 出的基準(zhǔn)電壓進(jìn)行比較而獲得的。

18、 比較是從高位到低位逐位進(jìn)行的， 并依次確定各位數(shù)碼是1還是0。轉(zhuǎn)換開始前，先將逐位逼近寄存器（SAR清0，開始轉(zhuǎn)換后，控制邏輯將寄存器（SAR的最高位置1,使其輸出為100000的形式，這個(gè)數(shù)碼被 D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬電壓uO送至電壓比較器作為比較基準(zhǔn)、與模擬量輸入vl進(jìn)行比較。若uO>vl，說明寄存器輸出的數(shù)碼大了，應(yīng)將最高位改為0 （去碼），同時(shí)將次高位置1，使其輸出為010 000的形式；若uCK vl，說明寄存器輸出的數(shù)碼還不夠大，因此，除了將最高位設(shè)置的再按上保留（加碼）外，還需將次高位也設(shè)置為1，使其輸出為110000的形式。然后, 面同樣的方法繼續(xù)進(jìn)行比較， 確定

19、次高位的1是去碼還是加碼。 這樣逐位比較下去,低位止，比較完畢后，寄存器中的狀態(tài)就是轉(zhuǎn)化后的數(shù)字輸出。數(shù)宇量輸出轉(zhuǎn)換結(jié)束圖9-12逐次逼近A/D轉(zhuǎn)換器的工作原理2.轉(zhuǎn)換電路FF3FF0圖9-13就是一個(gè)四位逐次逼近 A/D轉(zhuǎn)換器的邏輯原理圖。圖中四個(gè)觸發(fā)器組成逐次逼近寄存器（SAR，兼作輸出寄存器；五位移位寄存器既可進(jìn)行并入/并出操作，也可作進(jìn)行串入/串出操作。移位寄存器的并入/并出操作是在其使能端 G由0變1時(shí)進(jìn)行的（使 QAQBQCQDQCQE=ABCD串入/串出操作是在其時(shí)鐘脈沖 CP上升沿作用下按SINQAQBQCQDQC®序右移進(jìn)行的。注意，圖中SIN接高電平，始終為 1。

20、圖7-16逐次逼近A/D轉(zhuǎn)換器的邏輯原理圖圖9-13逐次逼近A/D轉(zhuǎn)換器的邏輯原理圖開始轉(zhuǎn)換時(shí)，啟動(dòng)信號(hào)一路經(jīng)門G1反相后首先使觸發(fā)器 FF2、FF1、FF0 FF-1均復(fù)位為0,同時(shí)，另一路直接加到移位寄存器的使能端G使G由0變1、QAQBQCQDQCQE=01,111QA=0又使觸發(fā)器FF3置位為1,這樣在啟動(dòng)信號(hào)到來時(shí)輸出寄存器被設(shè)成Q3Q2Q1Q0=100。緊接著，一方面，D/A轉(zhuǎn)換器把數(shù)字量1000轉(zhuǎn)換成模擬電壓量 UQ比較器把該電壓量與輸 入模擬量vl進(jìn)行比較，若vl >uQ則比較器輸出CQ=1,否則CQ=0比較結(jié)果CQ被同時(shí)送 至逐次逼近寄存器（SAR的各個(gè)輸入端。另一方面，由于在啟動(dòng)信號(hào)下降沿Q4置1, G2打開，這樣在下一個(gè)脈沖到來時(shí)，移位寄存器輸出QAQBQCQDQCQE=101 QB=0又使觸發(fā)器FF2置位，Q2由0變1，為觸發(fā)器FF3接收數(shù)據(jù)提供了時(shí)鐘脈沖，從而將CO的結(jié)果保存在Q3中，實(shí)現(xiàn)了 Q3的去碼或