子任務1學習引導文

1、子任務1學習引導文： 觸發(fā)器應用與測試學習目標與要求1知道觸發(fā)器的符號、邏輯功能；2用儀器儀表測試觸發(fā)器邏輯功能3分析和仿真常用觸發(fā)器應用電路4能用儀器儀表測試觸發(fā)器應用電路5編寫文檔記錄門電路學習過程和測試結果（一組交一份）6相互交流和學習重點內容1 基礎知識一、觸發(fā)器的基本特性和作用1、基本特性（1）有兩個穩(wěn)定狀態(tài)(簡稱穩(wěn)態(tài))，正好用來表示邏輯 0 和 1。（2）在輸入信號作用下，觸發(fā)器的兩個穩(wěn)定狀態(tài)可相互轉換(稱為狀態(tài)的翻轉)。輸入信號消失后，新狀態(tài)可長期保持下來，因此具有記憶功能，可存儲二進制信息。 2、觸發(fā)器的作用觸發(fā)器和門電路是構成數字電路的基本單元。觸發(fā)器有記憶功能，由它構成的電

2、路在某時刻的輸出不僅取決于該時刻的輸入，還與電路原來狀態(tài)有關。而門電路無記憶功能，由它構成的電路在某時刻的輸出完全取決于該時刻的輸入，與電路原來狀態(tài)無關。二、觸發(fā)器的類型根據邏輯功能不同分：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T觸發(fā)器根據觸發(fā)方式不同分：電平觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器根據電路結構不同分：基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器三、觸發(fā)器邏輯功能的描述方法主要有特性表、特性方程、驅動表(又稱激勵表)、狀態(tài)轉換圖和波形圖（又稱時序圖）等。1.1 基本RS觸發(fā)器1、電路組成正常工作時，Q和是互補的邏輯關系：Q=0、=1的狀態(tài)稱0狀態(tài)；Q=1、=0的狀態(tài)稱1狀態(tài)。

3、通常把Q端的狀態(tài)定義為觸發(fā)器的狀態(tài)。信號輸入端，低電平有效。2、邏輯功能：=0、=1時：即不論觸發(fā)器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復位。R端稱為觸發(fā)器的置0端或復位端。=1、=0時：即不論觸發(fā)器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將觸發(fā)器置1或置位。S端稱為觸發(fā)器的置1端或置位端。=1、=1時：根據與非門的邏輯功能不難推知，觸發(fā)器保持原有狀態(tài)不變，即原來的狀態(tài)被觸發(fā)器存儲起來，這體現(xiàn)了觸發(fā)器具有記憶能力。R=0、S=0時：Q=Q=1，不符合觸發(fā)器的邏輯關系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所

4、以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本RS觸發(fā)器的約束條件。3、特性表和特性方程（1）特性表（2）次態(tài)Qn+1的卡諾圖（3）特性方程：觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關系式 （4）狀態(tài)圖：描述觸發(fā)器的狀態(tài)轉換關系及轉換條件的圖形稱為狀態(tài)圖。當觸發(fā)器處在0狀態(tài)，即Qn=0時，若輸入信號01或11，觸發(fā)器仍為0狀態(tài)；若10，觸發(fā)器就會翻轉成為1狀態(tài)。當觸發(fā)器處在1狀態(tài)，即Qn=1時，若輸入信號10或11，觸發(fā)器仍為1狀態(tài)；若01，觸發(fā)器就會翻轉成為0狀態(tài)。（5）波形圖：反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形圖。4、基本RS觸發(fā)器的特點（1）觸發(fā)器的次

5、態(tài)不僅與輸入信號狀態(tài)有關，而且與觸發(fā)器的現(xiàn)態(tài)有關。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關系，即有約束條件。1.2 同步觸發(fā)器實際工作中，觸發(fā)器的工作狀態(tài)不僅要由觸發(fā)輸入信號決定，而且要求按照一定的節(jié)拍工作。為此，需要增加一個時鐘控制端 CP。 具有時鐘脈沖控制的觸發(fā)器稱為時鐘觸發(fā)器，又稱鐘控觸發(fā)器。同步觸發(fā)器是其中最簡單的一種，而基本 RS 觸發(fā)器稱異步觸發(fā)器。（一）同步RS觸發(fā)器1、電路結構2、邏輯功能CP0時，=1，觸發(fā)器保持原來狀態(tài)不變。CP=

6、1時，工作過程與基本RS觸發(fā)器相同。3、特性表和特性方程特性方程： CP=1期間有效4、波形圖DQQ1S1RC1CP（二）同步D觸發(fā)器將S=D、R=代入同步RS觸發(fā)器的特性方程，得鐘控D鎖存器的特性方程： CP=1期間有效QQ1S1RC1CPJK狀態(tài)圖和波形圖（三）同步JK觸發(fā)器（四）同步觸發(fā)器的特點1、同步觸發(fā)器的觸發(fā)方式為電平觸發(fā)式 CP = 1 期間翻轉的稱正電平觸發(fā)式；CP = 0 期間翻轉的稱負電平觸發(fā)式。 2、同步觸發(fā)器的共同缺點是存在空翻 觸發(fā)脈沖作用期間，輸入信號發(fā)生多次變化時，觸發(fā)器輸出狀態(tài)也相應發(fā)生多次變化的現(xiàn)象稱為空翻?？辗蓪е码娐饭ぷ魇Э亍?.3 主從觸發(fā)器工作特點：

7、CP = 1 期間，主觸發(fā)器接收輸入信號；CP = 0 期間，主觸發(fā)器保持 CP 下降沿之前狀態(tài)不變，而從觸發(fā)器接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在 CP 下降沿時刻翻轉。（2）邊沿觸發(fā)器工作特點：只能在 CP 上升沿(或下降沿)時刻接收輸入信號，因此，電路狀態(tài)只能在 CP 上升沿(或下降沿)時刻翻轉。（一）主從RS觸發(fā)器CP=1期間：主觸發(fā)器控制門G7、G8打開，接收輸入信號R、S，有： 從觸發(fā)器控制門G3、G4封鎖，其狀態(tài)保持不變。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、的值當然不可能改變。CP下降沿到來時，主觸發(fā)器控制門G7、G8封鎖，在C

8、P=1期間接收的內容被存儲起來。同時，從觸發(fā)器控制門G3、G4被打開，主觸發(fā)器將其接收的內容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。特性方程：CP下降沿到來時有效（二）主從JK觸發(fā)器1、特性方程：將代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程2、特性表3、波形圖（三）D觸發(fā)器和T觸發(fā)器1、D觸發(fā)器：2、T觸發(fā)器：在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號T取值不同，具有保持和翻轉功能的電路，即當T0時保持狀態(tài)不變，T1時翻轉的電路，都稱為T觸發(fā)器。 3、T觸發(fā)器：在數字電路中，凡每來一個時鐘脈沖就翻轉一次的電路，都稱為T'觸發(fā)器。 1.4 邊沿觸發(fā)器1、邊沿JK觸發(fā)

9、器 CP下降沿時刻有效2、邊沿D觸發(fā)器 CP下降沿時刻有效（五）觸發(fā)器的異步輸入端直接置0端RD、直接置1端SD：不受時鐘信號CP的制約，具有最高的優(yōu)先級。RD和SD的作用主要是用來給觸發(fā)器設置初始狀態(tài)，或對觸發(fā)器的狀態(tài)進行特殊的控制。在使用時要注意，任何時刻，只能一個信號有效，不能同時有效。例：設圖中各TTL觸發(fā)器電路的初始狀態(tài)皆為0，試畫出在CP信號作用下各觸發(fā)器輸出端（Q1Q12）的電壓波形。2 技能訓練觸發(fā)器及其應用測試一、實驗用元器件雙JK觸發(fā)器74LS73×1 雙D觸發(fā)器74LS74×1 四D觸發(fā)器74LS175×1 四2輸入與非門74LS00

10、5;1雙4輸入與門74LS21×1觸發(fā)器是組成時序邏輯電路的基本單元之一，具有記憶功能的二進制信息存貯器件。在外加信號的作用下，觸發(fā)器可以從一個穩(wěn)定狀態(tài)轉變?yōu)榱硪粋€穩(wěn)定狀態(tài)。按邏輯功能的不同特點，觸發(fā)器可分RS、JK、D、T觸發(fā)器；按電路結構不同，又可分為基本RS觸發(fā)器、同步RS觸發(fā)器、主從型觸發(fā)器、維持阻塞型觸發(fā)器和邊沿型觸發(fā)器等。 RS觸發(fā)器：圖41所示電路為由兩個“與非”門交叉耦合而成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器，有直接置位、復位的功能，是組成各種功能觸發(fā)器的最基本單元?；綬S觸發(fā)器也可以用兩個“或非”門組成，它是高電平直接觸發(fā)的觸發(fā)器。 圖41 基

11、本RS觸發(fā)器 圖42 JK觸發(fā)器 JK觸發(fā)器：在產品中應用較多的是下降邊沿觸發(fā)的邊沿型JK觸發(fā)器。圖42所示為帶置位的JK觸發(fā)器的邏輯符號，它有三種不同功能的輸入端。第一種是直接置位、復位輸入端，用D 和 D表示。當D=1、D=0（或D=0、D=1）時，觸發(fā)器將不受其它輸入端狀態(tài)影響，使觸發(fā)器強迫置“1”(或置“0”)，如果不強迫觸發(fā)器置“1”(或置“0”)，則D、D都應置高電平。第二種是時鐘脈沖輸入端，用來控制觸發(fā)器觸發(fā)翻轉用CP表示，邏輯符號中CP端處若有小圓圈，則表示觸發(fā)器在時鐘脈沖下降沿發(fā)生翻轉，若無小圓圈，則表示觸發(fā)器在時鐘脈沖上升沿發(fā)生翻轉。第三種是數據輸入端，它是觸發(fā)器狀態(tài)更新的

12、依據，用J、K表示。JK觸發(fā)器的狀態(tài)方程為本實驗采用74LS73型雙JK觸發(fā)器，其引腳排列如圖43所示，其真值表見表41。是下降邊沿觸發(fā)的邊沿觸發(fā)器， 即在CP脈沖下降沿觸發(fā)翻轉，沒有強迫置“1”的功能。圖43 74LS73引腳排列 圖44 D觸發(fā)器 D觸發(fā)器：它的基本結構多為維持阻塞型。D觸發(fā)器的邏輯符號如圖44所示。觸發(fā)器的狀態(tài)取決于CP脈沖到來之前D端的狀態(tài)，狀態(tài)方程為Qn+1 =D本實驗采用74LS74型雙D觸發(fā)器。表42為其功能表。它采用維持阻塞結構，是上升邊沿觸發(fā)的邊沿觸發(fā)器， 即在CP脈沖上升沿觸發(fā)翻轉。由于電路具有維持阻塞作用，在CP=1期間，D端的狀態(tài)變化不會影響觸發(fā)器輸出的

13、狀態(tài)。D和 D分別是直接置“0”和置“1”端。當不需要直接置“0”和置“1”時，D和D都應置高電平。表41 JK觸發(fā)器真值表 表42 D觸發(fā)器真值表輸 入輸出CPJKQn+10×××011¯00Qn1¯10101¯01011¯11Qn1­××Qn輸 入輸出CPDQn+101××1010××0100××jj11­11011­00111¯×Qn備注: ×¾¾任意狀態(tài); &

14、#175; ¾¾高到低電平跳變 ­ ¾¾低到高電平跳變Qn+1 (Qn+1 )Qn () ¾¾現(xiàn)態(tài) ¾¾ 次態(tài) j ¾¾不定態(tài)在集成觸發(fā)器的產品中, 雖然每一種觸發(fā)器都有固定的邏輯功能, 但可以利用轉換的方法得到其它功能的觸發(fā)器。如果把JK觸發(fā)器的JK端連在一起(稱為T端)就構成T觸發(fā)器, 狀態(tài)方程為：在CP脈沖作用下, 當T=0時Qn+1=Qn；T=1 時，。工作在T=1時的JK觸發(fā)器稱為T ¢ 觸發(fā)器, 即每來一個CP脈沖, 觸發(fā)器便翻轉一次。同樣，若把D觸發(fā)器的端和D端

15、相連，便轉換成T¢觸發(fā)器。T和T¢觸發(fā)器廣泛應用于計算電路中。值得注意的是轉換后的觸發(fā)器其觸發(fā)方式仍不變。74175是內有四個D觸發(fā)器集成電路，并作了一些簡化，四個D觸發(fā)器的時鐘脈沖CP連在一起，上升沿觸發(fā)，清零端也連在一起，為低電平有效。芯片引腳圖如圖45。圖45 74175集成塊引腳圖二、實驗內容 1測試基本RS觸發(fā)器的邏輯功能 按圖41用與非門構成基本RS觸發(fā)器，輸入端R、S接邏輯開關，輸出端Q 、接電平指示器，按表43要求測試邏輯功能并記錄數據。表43 基本RS觸發(fā)器的邏輯功能RSQ功能說明11®00®11®010®1002測

16、試雙JK觸發(fā)器74LS73邏輯功能 測試D復位功能任取一只JK觸發(fā)器，D、J、K端接電平開關，CP端接單次脈沖按鈕開關，Q端接電平指示器，在D=0時任意改變J、K及CP的狀態(tài)，觀察Q狀態(tài)。 測試JK觸發(fā)器的邏輯功能在D =1的情況下，按表44要求改變J、K、CP狀態(tài)，觀察Q狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的下降沿(即CP由1®0)，記錄到表44。表44 JK觸發(fā)器的邏輯功能JK CPQn®Qn+1Qn®Qn+1功能說明001®00®1®011®00®1®101®00®1&

17、#174;110®10®1®1®00®1®3測試雙D觸器74LS74的邏輯功能 測試復位D、置位D功能任取一只D觸發(fā)器，D、D、D端接電平開關，CP端接單次脈沖按鈕，Q端接電平指示器，并在D=0、D=1或D=1、D=0作用期間任意改變D及CP的狀態(tài)，觀察Q狀態(tài)，畫表記錄測試數據。 測試D觸發(fā)器的邏輯功能 在D =1、D=1的情況下，按表45要求進行測試，并觀察觸發(fā)器狀態(tài)更新的是否發(fā)生在CP脈沖的上升沿(即由0®1)，測試數據記錄到表45。 表45 D觸發(fā)器的邏輯功能DCPQn®Qn+1Qn®Qn+1功能說

18、明00®10®1®1®00®1®10®10®1®1®00®1®4. 觸發(fā)器的轉換 將JK觸發(fā)器加上門電路轉化成D觸發(fā)器。 將D觸發(fā)器加上連接，構成T觸發(fā)器。CP端輸入1Hz連續(xù)脈沖，用電平指示燈觀察Q端變化情況，描繪波形圖?；卮疠敵龆薗的脈沖頻率與CP的頻率之間的關系。5. 觸發(fā)器的應用，利用74175的D觸發(fā)器構成下面電路。 競賽搶答電路圖46 競賽搶答電路（局部）局部電路圖如圖 4-6 所示。圖中框內為四D觸發(fā)器74175，A、B、C、D為四個搶答電路的電平輸入，平時處于低電平，搶答時輸入一個正脈沖，CP時鐘脈沖接1kHz時鐘。R是被主持人用于開始搶答的開關，平時R=0，R=1時開始搶答，這時A、B、C、D中有一路搶先輸入高電平，則它所對應的指示燈會亮，但是輸入回到低電平時指示燈也滅了，同時其它電路的輸入變化也會引起對應的指示燈變化。而搶答器要求，最先搶答者只要輸入一個正脈沖，就可以保持對應的指示燈