第10章_局部總線控制器 (mpc83xx的中文手冊 )上冊_圖文

1、Local bus本章介紹了局部總線控制器（LBC）模塊。介紹LBC的外部信號和內(nèi)存映射寄存器，以及通用片選機制（GPCM）、同步DRAM（SDRAM）機和用戶可編程機（UPM）。最后，包括初始化和應(yīng)用信息一節(jié)，其中有許多關(guān)于使用的特色的例子。10.1 緒論圖10-1是LBC的功能結(jié)構(gòu)圖，它支持三個接口：GPCM，UPM和SDRAM。圖10-1. 局部總線控制器結(jié)構(gòu)圖10.1.1 概述LBC的主要部分是存貯器控制器，該控制器提供了到多種類型存貯設(shè)備和外部設(shè)備的無縫接口。該控制器負責(zé)控制八個存貯體(bank，這八個存貯體由一個高性能的SDRAM、一個GPCM和可多達三個的UPMs所共享。因此它支

2、持到SDRAM、SRAM、EPROM、flash EPROM、可突發(fā)RAM、常規(guī)DRAM設(shè)備、擴展數(shù)據(jù)輸出DRAM設(shè)備和其他一些外部設(shè)備的最小粘結(jié)邏輯接口。外部地址鎖存信號（LALE）允許地址和數(shù)據(jù)信號的多路復(fù)用，減少信號數(shù)量。LBC還包括許多數(shù)據(jù)校驗和保護特性，例如數(shù)據(jù)奇偶的生成和校驗、寫保護和一個總線監(jiān)控器以確保每個總線周期在用戶指定的時間內(nèi)結(jié)束。10.1.2 特性LBC主要包含以下幾個方面的特性： 擁有八個存貯體帶屏蔽的32位地址譯碼可變存貯塊大?。?2K字節(jié)到2G字節(jié)）基于存貯體的控制信號生成的選擇基于存貯體激活的數(shù)據(jù)緩沖控制大事務(wù)的自動分段用于單訪問的奇偶校驗，包括讀-修改-寫（RM

3、W）校驗寫保護能力奇偶字節(jié)選擇 SDRAM機向符合JEDEC標(biāo)準(zhǔn)的SDRAM設(shè)備的無縫連接提供控制功能和信號支持每個設(shè)備多達4個的并發(fā)打開頁面支持32位、16位和8位端口大小的SDRAM支持外部的地址 和/或 命令線緩沖 通用片選機（GPCM）與SRAM、EPROM、FEPROM和外部設(shè)備兼容系統(tǒng)復(fù)位時可用的全局（引導(dǎo)）片選引導(dǎo)片選支持8位，16位或32位的設(shè)備最小可以3個時鐘周期訪問外部設(shè)備4個字節(jié)寫允許信號（0:3）輸出允許信號（）外部訪問終止信號（） 三個用戶可編程機（UPM）基于可編程陣列機控制外部信號的定時，其精度最多可達外部總線時鐘周期的四分之一在內(nèi)部主控器請求單拍的或者突發(fā)讀寫訪

4、問時運行用戶特定的控制信號模式UPM刷新定時器運行用戶特定的控制信號模式，以支持刷新軟件可以啟動用戶特定的控制信號模式可把每個UPM定義為支持64，128，256，512K字節(jié)和1，2，4，8，16，32，64，128，256M字節(jié)大小的DRAM設(shè)備支持8，16，32位的設(shè)備頁面模式支持一個突發(fā)內(nèi)的連續(xù)傳輸內(nèi)部地址復(fù)用支持64，128，256，512K字節(jié)和1，2，4，8，16，32，64，128，256M字節(jié)大小的頁或存貯體 可選的局部總線內(nèi)部主設(shè)備和局部總線從設(shè)備之間的傳輸監(jiān)控（局部總線出錯報告） 支持帶軟件可配置旁路的延遲鎖相環(huán)（DLL），支持低頻總線時鐘10.1.3 操作模式LBC為局

5、部總線提供一個GPCM、一個SDRAM機和三個UPM，對八個存貯體（片選）中可以編程用來操作任何給定機器的存儲體數(shù)量沒有限制。當(dāng)把一個存貯器事務(wù)分發(fā)到LBC時，將存貯器地址與每個存貯體（片選）的地址信息進行比較。分配給那個存貯體的對應(yīng)的機器（GPCM、SDRAM或者UPM）獲得控制訪問的外部信號的所有權(quán)，并保持對其控制直到事務(wù)結(jié)束。這樣，利用在GPCM、SDRAM或UPM模式下，在事務(wù)期間，八個片選只有一個是活動的。10.1.3.1 LBC的總線時鐘和時鐘比率LBC支持快速內(nèi)部（系統(tǒng)）時鐘和慢速外部總線時鐘（LCLK0:2）之間2、4和8的比率。該比率可以通過對時鐘比率寄存器（LCRRCLKD

6、IV）進行軟件設(shè)置。該比率對SDRAM模式下的操作不產(chǎn)生影響，但會影響GPCM模式下的信號時序變化的精度和UPM模式下對UPM陣列字的解釋。將總線時鐘完全不變驅(qū)動地驅(qū)動到信號LCLK0:2上，允許在一對信號網(wǎng)之間平等的共享時鐘負載，從而可以提高總線時鐘的占空比率。10.1.3.2 源ID調(diào)試模式LBC在外部設(shè)備信號上提供事務(wù)源的ID。當(dāng)選擇了這些信號的時候，只要LBC外部信號線上的有效地址或數(shù)據(jù)可用，當(dāng)前事務(wù)源的5位內(nèi)部ID就出現(xiàn)在LSRCID0:4上。保留值為0X1F，該值表示任何其他時間在源ID信號上出現(xiàn)無效的地址或數(shù)據(jù)。有效的源ID（除0X1F之外的任何值）和外部地址鎖存允許（LALE）

7、，以及數(shù)據(jù)有效（LDVAL）的組合方便了調(diào)試數(shù)據(jù)的捕獲，具體如下： 如果在LSRCID0:4上檢測到有效源ID且LALE有效，那么就可以從LAD0:31鎖存一個有效的完整的32位的地址。這里要注意的是，在SDRAM的模式下，地址向量包含完整的地址row, bank, column, lsbs，對于給定的column地址，row是指對應(yīng)的相同的row地址；對于給定的端口大小，lsbs是指未連接的地址的最低有效位。 如果在LSRCID0:4上檢測到有效的源ID且LDVAL有效，則可以從LAD0:31鎖存有效數(shù)據(jù)。LSRCID0:4和LDVAL信號是復(fù)用，它們和其他的功能共享相同的外部信號。請參考第

8、3章的外部信號描述和第5章的系統(tǒng)配置，從中可以知道如何允許LSRCID/LDVAL信號。10.1.4 參考資料 MPC8260 PowerQUICC II 系列參考手冊，第4，6和第10章，MPC8260UM/D,Rev. 1, Freescale, Inc., May 2003.10.2 外部信號描述表10-1 給出了和LBC有關(guān)的外部信號的列表，并描述了它們的功能。該表還給出了在有效時的所有外部信號的復(fù)位狀態(tài)。要了解更多的將其中某些信號用作復(fù)位配置信號的情況，參考4.3.2節(jié) “上電復(fù)位流”。這里要注意的是，在有效時，DLL一開始是未鎖定的，所以LCLK和LSYNC_OUT的值有可能處在不

9、穩(wěn)定/抖動的狀態(tài)，該狀態(tài)可能會持續(xù)幾個微秒。在DLL鎖定后，才會在這些信號上驅(qū)動穩(wěn)定的時鐘信號。表10-1. 信號屬性匯總名稱替代功能模式說明信號數(shù)I/O復(fù)位狀態(tài)（輸出）LALE外部地址鎖存允許1OReset_cfg片選01OReset_cfg1:7片選1-77O都為高0:3/LSDDQM/0:30:3GPCM寫允許4OReset_cfgSDDQMSDRAM字節(jié)通道數(shù)據(jù)屏蔽0:3UPM字節(jié)（通道）選擇LGPL0LSDA10LGPL0UPM通用線路01OReset_cfgLSDA10SDRAM行地址位/命令位LGPL1LGPL1UPM通用線路11OReset_cfgSDRAM寫允許/LGPL2G

10、PCM輸出允許1OSDRAM行地址選通LGPL2UPM通用線路2LGPL3LGPL3UPM通用線路31OReset_cfgSDRAM列地址選通/LGPL4/LUPWAIT/LPBSEGPCM事務(wù)終止1I高阻LGPL4UPM通用線路4OLUPWAITUPM外部設(shè)備等待ILPBSE局部總線奇偶字節(jié)選擇OLGPL5UPM通用線路51OReset_cfgLBCTL數(shù)據(jù)緩沖控制1OLA27:31局部總線非復(fù)用地址的最低有效位5OLAD0:31復(fù)用的地址/數(shù)據(jù)總線32I/OLDP局部總線數(shù)據(jù)奇偶校驗4I/O高阻LCKE局部總線時鐘允許1O為高LCLK0:2局部總線時鐘。這些時鐘由MCKENR寄存器激活，更

11、詳細的信息請參考4.6.3.1節(jié)，”MCK 允許寄存器（MCKENR）”3O受其他信號驅(qū)動LSYNC_INDLL同步輸入1ILSYNC_OUTDLL同步輸出1O驅(qū)動LDVALLBC調(diào)試局部總線數(shù)據(jù)有效1O沒有連到外部信號上LSRCID0:4LBC調(diào)試局部總線源ID5O沒有連到外部信號上表10-2給出了LBC外部信號的詳細描述。表10-2. 局部總線控制器詳細信號描述信號I/O描述LALEO外部地址鎖存允許。局部總線存貯器控制器提供對外部地址鎖存的控制，允許在設(shè)備信號線上復(fù)用地址和數(shù)據(jù)。參見10.4.1.2，”外部地址鎖存允許信號（LALE）”狀態(tài)含義有效/無效LALE用每一個存貯器控制器事務(wù)開

12、始時的地址置為有效，設(shè)定成有效狀態(tài)的周期數(shù)由ORnEAD和LCRREADC字段確定，而設(shè)置成無效的時間由RCWHLALE字段控制。這里要注意的是在LALE有效期間，任何其他的控制信號都處于無效狀態(tài)。0:7O片選，可提供八個互斥的片選信號狀態(tài)含義有效/無效用于啟用連到LBC上的特定的存貯設(shè)備或外設(shè)。0:7提供基于存貯體的片選，如對應(yīng)的是存貯體0，其存貯類型和屬性由BR0和OR0定義。0:3/LSDDQM0:3/0:3OGPM寫允許/SDRAM數(shù)據(jù)屏蔽/UPM字節(jié)選擇。這些信號選擇使數(shù)據(jù)總線的每個字節(jié)通道有效。對于端口大小為32位的存貯體（由BRnPS設(shè)定），所有四個信號都要定義；對于16位的端口

13、大小，只定義第0和第1位；對于8位的端口大小，只定義第0位。每個訪問的最低有效地址位還為每個給定的數(shù)據(jù)傳輸決定采用哪個字節(jié)通道。狀態(tài)含義有效/無效對于GPCM操作，0:3使每個字節(jié)通道都能夠進行寫操作。對于SDRAM操作，LSDDQM0:3的功能和符合JEDEC標(biāo)準(zhǔn)的SDRAM設(shè)備所提供的DQM或者數(shù)據(jù)屏蔽信號的功能一樣，為每個字節(jié)通道提供一個DQM。當(dāng)LBC希望寫屏蔽或者禁止SDRAM中讀數(shù)據(jù)輸出時，LSDDQM0:3被置高。0:3在UPM模式下是可編程的字節(jié)選擇信號。關(guān)于設(shè)置0:3的詳細信息參見10.4.4.4節(jié)“RAM陣列”。時序有效/無效關(guān)于0:3 時序的詳細的信息參見10.4.2節(jié)“

14、通用片選機（GPCM）”。LSDA10/LGPL0OSDRAM A10/通用線路0號。狀態(tài)含義有效/無效對于SDRAM訪問，代表地址位10。當(dāng)驅(qū)動行地址的時候，該位驅(qū)動地址位10。當(dāng)驅(qū)動列地址的時候，它是SDRAM命令的一部分。在UPM模式下，它是六個通用信號之一，驅(qū)動在UPM陣列中設(shè)定的值。/LGPL1OSDRAM 寫允許/通用線路1狀態(tài)含義有效/無效應(yīng)連接到SDRAM設(shè)備的WE輸入端。在訪問SDRAM的時候作為SDRAM的寫允許信號。在UPM模式下，它是六個通用信號之一，驅(qū)動在UPM陣列中設(shè)定的值。/LGPL2OGPCM輸出允許/SDRAM RAS/通用線路2狀態(tài)含義有效/無效在GPCM模

15、式下，訪問存貯器/外設(shè)的時候控制存貯器的輸出緩沖。對于SDRAM訪問，它為行地址選通（RAS）信號。在UPM模式下，它是六個通用信號之一，驅(qū)動在UPM陣列中設(shè)定的值。/LGPL3OSDRAM CAS/通用線路3狀態(tài)含義有效/無效在SDRAM模式下，驅(qū)動列地址選通（CAS）信號。在UPM模式下，它是六個通用信號之一，驅(qū)動在UPM陣列中設(shè)定的值。/LGPL4/LUPWAIT/LPBSEI/OGPCM傳輸應(yīng)答/通用線路4/UPM等待/奇偶字節(jié)選擇狀態(tài)含義有效/無效在GPCM模式下輸入該信號用來終止事務(wù)。在UPM模式下還可以將該信號配置為六個通用輸出信號之一，或者作為輸入信號強制UPM控制器等待存貯器

16、/設(shè)備。當(dāng)配置成LPBSE的時候，該信號禁止GPCM和UPM模式下的任何應(yīng)用。因為采用讀-修改-寫奇偶性的系統(tǒng)需要一個附加的存貯設(shè)備，并和正常設(shè)備一樣生成字節(jié)選擇。通過外部邏輯對 0:3進行與運算可以獲得字節(jié)選擇的邏輯功能，該運算在字節(jié)選擇通道中增加了一個延遲，該延遲可以影響存貯器訪問的時序。LBC提供該可選擇的字節(jié)選擇信號，該信號是四個（低有效）字節(jié)選擇內(nèi)部與運算的結(jié)果，允許到n-奇偶校驗設(shè)備的無粘合快速連接。注意： 在UPM將LGPL4/LPBSE置為低狀態(tài)的期間，可在/LUPWAIT信號有效（低有效）時對其采樣。對于后續(xù)的GPCM事務(wù)，它用作/LUPWAIT。因此，在/LUPWAIT變?yōu)?/p>

17、邏輯1之前，GPCM的事務(wù)有可能被過早終止。解決方法：解決這個問題的一個方法是確保將/LGPL4信號用一個外部1K的電阻上拉至3.3V。這樣可以保證在局部總線存貯控制器啟動后該GPCM的任何時候都采樣為高（非有效）。如果將該信號純作為輸入（/LUPWAIT）使用，則可用一個較弱（10-K）上拉電阻代替；此外，如果該信號用作LPBSE，則不需要采用上拉電阻，因為/LUPWAIT被禁止了。軟件解決該問題的方法是對UPM編程，這樣的話，可以在切換為輸入模式之前提前將LGPL4置高。此時仍需要采用一個弱上拉電阻（10K或者更高），以使用于GPCM目的的保持穩(wěn)定。LGPL5O通用線路5狀態(tài)含義有效/無效

18、在UPM模式下，它是六個通用信號之一，驅(qū)動在UPM陣列中設(shè)定的值。LBCTLO數(shù)據(jù)緩沖控制。當(dāng)訪問某個GPCM或者UPM控制下的存貯體時，該存貯控制器為局部總線激活LBCTL。對SDRAM機所控制的存貯體的訪問將不會激活緩沖控制。使緩沖控制無效可以通過設(shè)定ORnBCTLD來實現(xiàn)。狀態(tài)含義有效/無效一般作為連到LAD線路上的總線收發(fā)器的write/控制。要注意的是當(dāng)LBCTL為高的時候，外部數(shù)據(jù)緩沖一定不能驅(qū)動和LBC發(fā)生沖突的LAD信號線，因為LBCTL在復(fù)位和地址階段時將會保持高電平。LA27:31O局部總線非復(fù)用地址的最低有效位。LA27:31上驅(qū)動的所有位都是為8位端口大小定義的。對于3

19、2位的端口大小，不用關(guān)注LA30:31的值；對于16位的端口大小，無需關(guān)注LA31的值。狀態(tài)含義有效/無效盡管LBC共享一條地址和數(shù)據(jù)總線，但RAM地址可多達5個最低有效位始終出現(xiàn)在專門的地址信號LA27:31上。在地址階段可以使用解鎖代替LAD27:31連接到地址的最低5個有效位。對于某些RAM設(shè)備，比如說fast-page DRAM，LA27:31 用作突發(fā)訪問期間的列地址偏移量。LAD0:31I/O復(fù)用的地址/數(shù)據(jù)總線。當(dāng)在BRnPS中將端口配置為32位的時候，LAD0:31所有的信號線必須都連接到外部RAM數(shù)據(jù)總線，其中LAD0:7是最高有效字節(jié)通道（地址偏移量為0）。對于16位的端口

20、大小，LAD0:7連接到最高有效字節(jié)通道（地址偏移量為0），LAD8:15連接到最低有效字節(jié)通道（地址偏移量為1）；對于16位的端口LAD16:31無用。對于8位的端口大小，只有LAD0:7連接到外部RAM。狀態(tài)含義有效/無效LAD0:31是一條共享的32位地址/數(shù)據(jù)總線，外部RAM設(shè)備通過它傳送數(shù)據(jù)和接收地址。時序有效/無效在LALE有效期間，LAD0:31上驅(qū)動的是用于后續(xù)訪問的RAM地址，在LALE有效時，外部邏輯應(yīng)將地址置于LAD0:31上，在LALE無效時鎖存該地址。在LALE無效之后，此時LAD0:31或者受寫數(shù)據(jù)的驅(qū)動或者被LBC置于高阻狀態(tài)，以便對外部設(shè)備驅(qū)動的讀數(shù)據(jù)進行采樣。

21、在寫訪問的最后一個數(shù)據(jù)傳輸之后，LAD0:31將被再次置為高阻狀態(tài)。LDP0:3I/O局部總線數(shù)據(jù)奇偶校驗位。驅(qū)動和接收LAD0:31上對應(yīng)的數(shù)據(jù)階段的奇偶校驗位。狀態(tài)含義有效/無效在訪問期間，對LAD0:31的每8位都會產(chǎn)生一個奇偶校驗位。這樣，LDP0是LAD0:7的奇偶校驗位，而LDP3是LAD24:31的奇偶校驗位。對于端口尺寸小于32位的不用的字節(jié)通道則沒有定義其奇偶校驗位。時序有效/無效驅(qū)動和接收LAD0:31上對應(yīng)的數(shù)據(jù)奇偶校驗位。對于讀訪問來說，在LDP0:3上采樣每個字節(jié)通道的奇偶校驗位的時序與在LAD0:31上采樣讀數(shù)據(jù)的時序相同。LDP0:3的阻態(tài)變化和LAD0:31一致

22、。LCKEO局部總線時鐘允許狀態(tài)含義有效/無效用于符合JEDEC標(biāo)準(zhǔn)的SDRAM設(shè)備的總線時鐘允許信號（CKE）。在正常SDRAM操作期間有效。LCLK0:2O局部總線時鐘狀態(tài)含義有效/無效LCLK0:2為分配的負載提供相同的總線時鐘信號。如果允許LBC DLL（見上圖10-19的 LCRRDBYP），總線時鐘相位早于其他LBC信號的跳變（比如LAD0:31 0:15和），提前的時間為匹配LSYNC_OUT和LSYNC_IN之間建立的DLL時序循環(huán)所需要的延時。LSYNC_OUTODLL同步輸出狀態(tài)含義有效/無效總線時鐘的復(fù)制，出現(xiàn)在LSYNC_OUT上，應(yīng)通過被動時序循環(huán)傳播，最后返回到LS

23、YNC_IN，以獲得正確的DLL鎖定。時序有效/無效時序循環(huán)所產(chǎn)生的時間延遲必須補償LCLK0:2雙向傳輸時間和系統(tǒng)中的時鐘同步驅(qū)動器。只有時序循環(huán)負載才能出現(xiàn)在LSYNC_OUT上。LSYNC_INIDLL同步輸入狀態(tài)含義有效/無效見關(guān)于LSYNC_OUT的描述。LDVALO局部總線數(shù)據(jù)有效（僅用于LBC調(diào)試模式）狀態(tài)含義有效/無效對于讀訪問，LDVAL在立即對LAD0:31上讀數(shù)據(jù)采樣之前的一個總線周期中有效。對于寫訪問，LDVAL在LAD0:31上的當(dāng)前寫數(shù)據(jù)有效的最后一個周期中有效。在突發(fā)傳輸中，LDVAL在每個數(shù)據(jù)節(jié)拍中都有效。時序有效/無效只有在LBC處于系統(tǒng)調(diào)試模式時才有效。在調(diào)

24、試模式中，當(dāng)LBC產(chǎn)生數(shù)據(jù)傳輸應(yīng)答的時LDVAL有效。LSRCID0:4O局部總線源ID（僅用于LBC調(diào)試模式）。在調(diào)試模式中，LSRCID0:4的所有信號將被置高，除非LSRCID0:4驅(qū)動的是標(biāo)識控制LBC的內(nèi)部系統(tǒng)設(shè)備的調(diào)試源ID。狀態(tài)含義有效/無效 一直保持高電平，直到最后一個LALE有效的總線周期，此時指示地址的源ID，或者直到LDVAL有效，此時指示與數(shù)據(jù)傳輸相關(guān)聯(lián)的源ID。在地址調(diào)試的情況下，只有當(dāng)LAD0:31上的地址包含所有的物理地址位帶有可選的填充以重新構(gòu)建提交給LBC的系統(tǒng)地址時，LSRCID0:4才是有效的。例如，LSRCID0:4只有在SDRAM訪問的CAS階段才是有

25、效的，因為在CAS周期中，列、存貯體選擇和行地址（通常不用）位都出現(xiàn)在LAD0:31上。表10-3列出了LBC的內(nèi)存映射寄存器。偏移量在0x000-0xFFF范圍的未定義的4字節(jié)地址空間是保留的。表10-3. 局部總線控制器內(nèi)存映射地址偏移量用途操作復(fù)位節(jié)/頁0x0_5000基寄存器0R/W0x0000_RR0110x0_5008基寄存器10x0000_00000x0_5010基寄存器20x0_5018基寄存器30x0_5020基寄存器40x0_5028基寄存器50x0_5030基寄存器60x0_5038基寄存器70x0_5004可選寄存器0R/W0x0000_0FF70x0_500C可選寄存

26、器10x0000_00000x0_5014可選寄存器20x0_501C可選寄存器30x0_5024可選寄存器40x0_502C可選寄存器50x0_5034可選寄存器60x0_503C可選寄存器70x0_5068MARUPM地址寄存器R/W0x0000_00000x0_5070MAMRUPMA模式寄存器R/W0x0000_00000x0_5074MBMRUPMB模式寄存器R/W0x0000_00000x0_5078MCMRUPMC模式寄存器R/W0x0000_00000x0_5084MRTPR存貯器刷新定時器預(yù)分頻寄存器R/W0x0000_00000x0_5088MDRUPM數(shù)據(jù)寄存器R/W0x

27、0000_00000x0_5094LSDMRSDRAM模式寄存器R/W0x0000_00000x0_50A0LURTUPM刷新定時器R/W0x0000_00000x0_50A4LSRTSDRAM刷新定時器R/W0x0000_00000x0_50B0LTESR傳輸錯誤狀態(tài)寄存器Read/位復(fù)位0x0000_00000x0_50B4LTEDR傳輸錯誤禁止寄存器R/W0x0000_00000x0_50B8LTEIR傳輸錯誤中斷寄存器R/W0x0000_00000x0_50BCLTEATR傳輸錯誤屬性寄存器R/W0x0000_00000x0_50C0LTEAR傳輸錯誤地址寄存器R/W0x0000_00

28、000x0_50D0LBCR配置寄存器R/W0x0000_00000x0_50D4LCRR時鐘比率寄存器R/W0x0000_0000注1：BR0的端口大小由RCWHROMLOC的值配置，RCWHROMLOC的值在復(fù)位時裝入，所以，“RR”的值可能是0x08、0x10或者0x18。10.3.1 寄存器說明本節(jié)將詳細說明LBC的配置、狀態(tài)和控制寄存器，詳細說明每一位和每一個字段。未在表10-3中定義的LBC地址空間中的偏移量是不能以讀或?qū)懙姆绞皆L問的。類似的，已定義寄存器中保留位只能寫入0，因為在某些情況下，寫入1可能會產(chǎn)生不可預(yù)測的結(jié)果。被指定為寫1清除的位僅在寫入1時清除，寫入0無效。10.3

29、.1.1 基寄存器（BR0-BR7）如圖10-2所示，基寄存器（BRn）包括每個存貯體的基址和地址類型，存貯控制器使用這一信息將地址總線值與當(dāng)前被訪問的地址進行比較。每個寄存器（存貯體）都包含一個存貯器屬性，并為存貯器操作處理選擇機器。請注意，在系統(tǒng)復(fù)位后，BR0V被置位，BR1VBR7V被清除，BR0PS的值反映由復(fù)位配置字的引導(dǎo)ROM位置字段所配置的初始端口的大小。1復(fù)位期間將BR0的有效位置位，這樣存貯體0是有效的，其端口大小（PS）由復(fù)位時裝入的RCWHROMLOC配置。所有其它的基寄存器的所有位在復(fù)位時都被清除。圖10-2. 基寄存器（BRn）表10-4 說明了BRn的各個字段。表1

30、0-4. BRn的字段說明位名稱說明0-16BA基址。每個基址寄存器的高17位用來和地址總線上的地址相比較，以決定總線主設(shè)備是否正在訪問由存貯控制器控制的存貯體與地址屏蔽位ORnAM一起使用。17-18保留。19-20PS端口大小。指定該存貯器區(qū)域的端口大小。對于BR0來說，PS由復(fù)位過程中裝入的復(fù)位配置字中的啟動ROM位置字段進行配置。對于所有其他存貯器體，該復(fù)位值為00（表示端口大小未定義）。00 保留01 8位10 16位11 32位21-22DECC指定數(shù)據(jù)錯誤檢查的方法。00 禁止數(shù)據(jù)錯誤檢查，但生成正常的奇偶校驗位01 正常奇偶校驗位生成和校驗10 讀-修改-寫奇偶校驗位生成，并進

31、行常規(guī)的奇偶校驗。（僅對32位端口）11 保留23WP寫保護。0 允許進行讀寫訪問1 只能進行讀訪問。存貯控制器在對該存貯體的寫周期里不會使有效。如果試圖對該存貯體進行寫操作，則置位LTESRWP被置為1（如果WP置位），并產(chǎn)生局部總線錯誤中斷，如果允許，終止該周期。24-26MSEL機器選擇。為處理存貯器操作指定所使用的機器。000 GPCM（復(fù)位值）001 保留010 保留011 SDRAM100 UPMA101 UPMB110 UPMC111 保留27保留。28-29保留。30保留。31V有效位。指示BRn和ORn的內(nèi)容是有效的。保持無效除非V置位（對無有效位置位的區(qū)域的訪問會引起總線超

32、時）。系統(tǒng)復(fù)位后，只有BRnV被置位。0 該存貯體無效1 該存貯體有效10.3.1.2 可選寄存器（OR0OR7）可選寄存器（ORn）定義存貯體的大小和訪問屬性，由BRnMSEL定義的可選寄存器的屬性位支持下列3種操作模式：· GPCM模式（參見10.3.1.2.2節(jié)，“可選寄存器（ORn）GPCM模式”）· UPM模式（參見10.3.1.2.3節(jié)，“可選寄存器（ORn）UPM模式）· SDRAM模式（參見10.3.1.2.4節(jié)，“可選寄存器（ORn）SDRAM模式”）根據(jù)為存貯體選擇的三種機器中的哪一種，可選寄存器有不同的解釋。10.3.1.2.1 地址屏蔽可選

33、寄存器的地址屏蔽字段（ORnXAM,AM）屏蔽多達19個對應(yīng)的ORnBA,XBA字段。在選擇要訪問的存貯體時，34位內(nèi)部地址中的15個最低有效位不參與存貯體的地址匹配。單獨屏蔽地址位允許使用不同大小地址范圍的外部設(shè)備。字段中的地址屏蔽位可以以任何順序被置位或清除，從而允許資源駐留在多個映射地址區(qū)域中。表10-5給出了256K4G字節(jié)的存貯體。表10-5. 存貯體大小與地址屏蔽的關(guān)系17-18 位AM存貯器大小110000_0000_0000_0000_04G字節(jié)111000_0000_0000_0000_02G字節(jié)111100_0000_0000_0000_01G字節(jié)111110_0000_0

34、000_0000_0512M字節(jié)111111_0000_0000_0000_0256M字節(jié)111111_1000_0000_0000_0128M字節(jié)111111_1100_0000_0000_064M字節(jié)111111_1110_0000_0000_032M字節(jié)111111_1111_0000_0000_016M字節(jié)111111_1111_1000_0000_08M字節(jié)111111_1111_1100_0000_04M字節(jié)111111_1111_1110_0000_02M字節(jié)111111_1111_1111_0000_01M字節(jié)111111_1111_1111_1000_0512K字節(jié)11111

35、1_1111_1111_1100_0256K字節(jié)111111_1111_1110_1110_0128K字節(jié)111111_1111_1111_1111_064K字節(jié)111111_1111_1111_1111_132K字節(jié)10.3.1.2.2 可選寄存器（ORn）GPCM模式在對應(yīng)的BRnMSEL選擇GPCM模式時，圖10-3顯示了ORn的位字段。1 OR0在復(fù)位時被置位（GPCM是復(fù)位后所有存貯體控制器的缺省控制機），所有其他可選寄存器的所有位均被清除。圖10-3. GPCM模式下的可選寄存器（ORn）GPCM模式的ORn字段的含義由表10-6給出。表10-6. ORnGPCM字段含義位名稱描述

36、0-16AMGPCM地址屏蔽。屏蔽對應(yīng)的BRn位。單獨屏蔽地址位允許使用不同大小地址范圍的外部設(shè)備。字段中的地址屏蔽位可以以任何順序被置位或清除，從而允許資源駐留在多個映射地址區(qū)域中。0屏蔽相應(yīng)的地址位。1在基址和事務(wù)地址的比較中使用對應(yīng)的地址位。見10.3.1.2.1 節(jié)的“地址屏蔽”。17-18保留19BCTLD禁止緩沖控制。在對當(dāng)前存貯體訪問期間禁止LBCTL有效。0 在對當(dāng)前存貯體訪問期間LBCTL有效1在對當(dāng)前存貯體訪問期間LBCTL無效20CSNT片選無效時間。決定在GPCM處理外部存貯器寫訪問期間和何時無效，這里假設(shè)ACS00（當(dāng)ACS=00時，CSNT進行設(shè)置時，只有受影響）。

37、這有助于滿足慢速存貯器和外設(shè)的地址/數(shù)據(jù)的保持時間。0 和正常無效。1 和根據(jù)LCRRCLKDIV的值提前無效。LCRRCLKDIVCSNT含義X0和正常無效21和正常無效4或者81和提前四分之一總線時鐘置反21-22ACS片選設(shè)置的地址。給出在GPCM處理外部存貯器訪問時和地址變化關(guān)聯(lián)的有效的延時。系統(tǒng)復(fù)位時，OR0ACS=11。LCRRCLKDIV值含義X00的輸出和地址線時間一致。這里要注意它將覆蓋CSNT的值，使CSNT=0。01保留210的輸出在地址線之后的半個總線時鐘周期11的輸出在地址線之后的半個總線時鐘周期4或者810的輸出在地址線之后的四分之一個總線時鐘周期11的輸出在地址線

38、之后的半個總線時鐘周期23XACS片選設(shè)置的附加地址置位。該位將增加在GPCM處理外部存貯器訪問時和地址變化關(guān)聯(lián)的有效的延時。系統(tǒng)復(fù)位后，OR0XACS=1。0 片選設(shè)置的地址由OrxACS和LCRRCLKDIV決定1 片選設(shè)置的地址將擴展（LCRRCLKDIV=4或者8時，請參考表10-23和表10-24，在LCRRCLKDIV=2時請參考表10-25和表10-26）24-27SCY總線時鐘的周期長度。在GPCM處理外部存貯器訪問時，該字段將決定插入總線周期中的等待狀態(tài)的數(shù)量。因此，這是決定周期長度的主要參數(shù)?？偟闹芷陂L度依賴于其他的定時屬性的設(shè)置。系統(tǒng)復(fù)位后，OR0SCY=1111。000

39、0 無等待狀態(tài)0001 1個總線時鐘周期的等待狀態(tài)1111 15個總線時鐘周期的等待狀態(tài)28SETA外部地址終止位0 由存貯器控制器內(nèi)部終止地址，除非外部設(shè)備提前使信號有效終止操作。1 外部信號有效，從外部終止地址（只有可以終止訪問）。29TRLX定時釋放。修改慢速存貯器和外設(shè)的定時參數(shù)的設(shè)置。0 GPCM須正常定時。1 根據(jù)下列參數(shù)釋放定時： 在地址和控制信號之間增加一個額外的周期（僅當(dāng)ACS不為00時）。 將由SCY指定的等待狀態(tài)的數(shù)量翻倍，最多可達30個等待狀態(tài) 與EHTR協(xié)同延長讀訪問的保持時間 （僅當(dāng)ACS不為00時）和信號在寫期間提前一個周期無效。30EHTR讀訪問時的擴展保持時間

40、。指示利用TRLX在當(dāng)前存貯體讀訪問和下一次訪問之間插入多少個周期。TRLXEHTR含義00存貯器控制器產(chǎn)生正常的定時。不插入附加的周期。01插入1個空閑時鐘周期10插入4個空閑時鐘周期11插入8個空閑時鐘周期31EAD外部地址鎖存延時。在使用外部地址鎖存信號的時候允許附加的總線時鐘周期。0 沒有附加的總線時鐘周期（LALE僅有效一個總線時鐘周期）1 增加了附加的總線時鐘周期（LALE有效由LCRREADC所指定的總線時鐘周期數(shù)）10.3.1.2.3 可選寄存器（ORn）UPM模式在對應(yīng)的BRnMSEL選擇UPM機器時，ORn的位字段如圖10-4所示。圖10-4. UPM模式下的可選寄存器（O

41、Rn）表10-7說明UPM模式下的ORn中的各個字段。表10-7. ORnUPM字段說明位名稱說明0-16AMGPCM地址屏蔽。屏蔽對應(yīng)的BRn位。單獨屏蔽地址位允許使用不同大小地址范圍的外部設(shè)備。字段中的地址屏蔽位可以以任何順序被置位或清除，從而允許資源駐留在多個映射地址區(qū)域中。0屏蔽相應(yīng)的地址位。1在基址和事務(wù)地址的比較中使用對應(yīng)的地址位。17-18保留19BCTLD禁止緩沖控制。在對當(dāng)前存貯體訪問期間禁止LBCTL有效。0 在對當(dāng)前存貯體訪問期間LBCTL有效1在對當(dāng)前存貯體訪問期間LBCTL無效20-22保留23BI突發(fā)禁止，指示該存貯體是否支持突發(fā)訪問。0 該存貯體支持突發(fā)訪問。1

42、該存貯體不支持突發(fā)訪問。選定的UPM按單訪問順序執(zhí)行突發(fā)。24-28保留29TRLX時鐘釋放。與EHTR協(xié)同擴展讀訪問的保持時間。30EHTR讀訪問時的擴展保持時間。指示利用TRLX在當(dāng)前存貯體讀訪問和下一次訪問之間插入多少個周期。TRLXEHTR含義00存貯控制器產(chǎn)生正常的定時。不插入附加的周期。01插入1個空閑時鐘周期10插入4個空閑時鐘周期11插入8個空閑時鐘周期31EAD外部地址鎖存延時。在使用外部地址鎖存信號的時候允許附加的總線時鐘周期。0 沒有附加的總線時鐘周期（LALE僅有效一個總線時鐘周期）1 增加了附加的總線時鐘周期（LALE有效由LCRREADC所指定的總線時鐘周期數(shù)）10

43、.3.1.2.4 可選寄存器（ORn）SDRAM模式在對應(yīng)的BRnMSEL選擇SDRAM機器時，ORn的位字段如圖10-5所示。圖10-5. SDRAM模式下的可選寄存器（ORn）表10-8說明SDRAM模式的ORn中的各個字段。表10-8. ORnSDRAM字段說明位名稱說明0-16AMSDRAM地址屏蔽。屏蔽對應(yīng)的BRn位。單獨屏蔽地址位允許使用不同大小地址范圍的外部設(shè)備。字段中的地址屏蔽位可以以任何順序被置位或清除，從而允許資源駐留在多個映射地址區(qū)域中。可以在任意時刻對AM讀寫。0屏蔽相應(yīng)的地址位。1在基址和事務(wù)地址的比較中使用對應(yīng)的地址位。17-18保留p 19-21COLS列地址線的

44、數(shù)目。設(shè)定SDRAM設(shè)備的列地址線的數(shù)目。000 7 100 11001 8 101 12010 9 110 13011 10 111 14p 22保留p 23-25ROWS行地址線的數(shù)目。設(shè)定SDRAM設(shè)備的行地址線的數(shù)目。000 9 100 13001 10 101 14010 11 110 15011 12 111 保留p 26PMSEL頁模式選擇，為連接到存貯控制器存貯體的SDRAM選擇頁模式。0 連續(xù)頁模式（正常操作）。在總線空閑時關(guān)閉頁。1 頁一直打開，直到出現(xiàn)頁不命中或刷新為止。p 27-30保留p 31EAD外部地址鎖存延時。在使用外部地址鎖存信號的時候允許附加的總線時鐘周期。

45、0 沒有附加的總線時鐘周期（LALE僅有效一個總線時鐘周期）1 增加了附加的總線時鐘周期（LALE有效由LCRREADC所指定的總線時鐘周期數(shù)）10.3.1.3 UPM存貯器地址寄存器（MAR）圖10-6列出了UPM存貯器地址寄存器（MAR）的各個字段。圖10-6. UPM存貯器地址寄存器（MAR）表10-9說明了MAR的字段。表10-9. MAR字段說明位名稱說明0-5保留6-31A在UPM RAM字中的AMX位的控制下，可以輸出到地址信號線上的地址。10.3.1.4 UPM模式寄存器（MnMR）UPM模式寄存器（MAMR、MBMR和MCMR）包含3種UPM的配置，如圖10-7所示。圖10-

46、7. UPM模式寄存器（MnMR）表10-10說明了UPM模式的字段。表10-10. MnMR字段說明位名稱說明0保留1RFEN刷新允許。指示UPM需要刷新服務(wù)。如果在任一個UPM分配的片選上需要刷新服務(wù)，那么必須為UPMA（刷新執(zhí)行部件）置位該位。如果MAMRRFEN=0，那么將不提供刷新服務(wù)，即使UPMB和/或UPMC將它們的RFEN置位。0 不需要刷新服務(wù)1 需要刷新服務(wù)2-3OP命令操作碼。當(dāng)存貯器訪問命中了一個UPM分配的存貯體時，該字段確定由UPMn執(zhí)行的命令。00 正常操作01 寫入UPM陣列。在命中UPM分配的存貯體的下一次存貯器訪問時，將MDR的內(nèi)容寫入MAD所指向的RAM單

47、元。訪問結(jié)束后，MAD自動增加。10 讀UPM陣列。在命中UPM分配的存貯體的下一次存貯器訪問時，將MAD所指向的RAM單元的內(nèi)容讀入MDR。訪問結(jié)束后，MAD自動增加。11 運行模式。在命中UPM分配的存貯體的下一次存貯器訪問時，執(zhí)行寫在RAM陣列中的模式。該模式從MAD指向的單元開始執(zhí)行，直到RAM字中的LAST位置位為止。4UWPLLUPWAIT極性低有效。當(dāng)在UPM模式時，設(shè)置LUPWAIT信號的極性。0 LUPWAIT高有效1 LUPWAIT低有效5-7AM地址復(fù)用尺寸。確定當(dāng)前存儲周期的地址以何種方式輸出到地址信號線上。當(dāng)要與設(shè)備接口，而該設(shè)備需要在相同信號線上進行行和列地址復(fù)用的

48、時候，需要使用該字段。值LA0-LA15LA16LA17LA18LA19-LA28LA29LA30LA310000A8A9A10A11-A20A21A22A230010A7A8A9A10-A19A20A21A220100A6A7A8A9-A18A19A20A210110A5A6A7A8-A17A18A19A201000A4A5A6A7-A16A17A18A191010A3A4A5A6-A15A16A17A18110-111保留8-9DS禁用定時器周期。確保對UPMn控制的同一個存貯體訪問之間的最小時間。該禁用定時器由RAM陣列字中的TODT位開啟。超時后，UPMn允許該機器訪問，處理到同一存貯

49、體的存貯模式。也允許該UPMn訪問不同的存貯體。為了避免對不同存貯體的后續(xù)訪問之間發(fā)生沖突，RAM陣列中服務(wù)請求的最小模式必須小于DS所確定的周期。00 1個總線時鐘禁用周期01 2個總線時鐘禁用周期10 3個總線時鐘禁用周期11 4個總線時鐘禁用周期10-12G0CL0號通用線控制。在UPMn被選中用來控制存貯器訪問時，確定哪根邏輯地址線可以輸出到LGPL0信號線上。000 A12001 A11010 A10011 A9100 A8101 A7110 A6111 A513GPL4LGPL4輸出線禁止。決定UPMn陣列中的對應(yīng)位如何對LGPL4/LUPWAIT信號進行控制。見10-67頁的表10-30。值LGPL4/LUPWAIT信號功能UPM字位的解釋G4T1/DLT3G4T3/WAEN0LGPL4（輸出）G4T1G4T31LUPWAIT（輸入）DLT3WAEN14-17RLF讀循環(huán)字段。決定在UPMn中為突發(fā)或單拍讀模式所定義的循環(huán)的執(zhí)行次數(shù)，或當(dāng)MnMrOP=11時（運行命令模式）所執(zhí)行的循環(huán)次數(shù)。0000 160001 10010 2001