電子密碼鎖設(shè)計(jì)

1、. . . . 計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告電子密碼鎖設(shè)計(jì)摘要 本文介紹一種利用EDA技術(shù)和VHDL語(yǔ)言，在MAX+PLUS環(huán)境下，設(shè)計(jì)了一種新型的電子密碼鎖。它體積小、功耗低、價(jià)格便宜、安全可靠，維護(hù)和升級(jí)十分方便，具有較好的應(yīng)用前景。隨著社會(huì)物質(zhì)財(cái)富的日益增長(zhǎng)，安全防盜已成為全社會(huì)問題。人們對(duì)鎖的要求越來(lái)越高，既要安全可靠地防盜，又要使用方便。彈子鎖由于結(jié)構(gòu)上的局限已難以滿足當(dāng)前社會(huì)管理和防盜要求，特別是在人員經(jīng)常變動(dòng)的公共場(chǎng)所，如辦公室、賓館等地方。電子密碼鎖由于其自身的優(yōu)勢(shì)，越來(lái)越受到人們的青睞，但是目前使用的電子密碼鎖大部分是基于單片機(jī)用分離元件實(shí)現(xiàn)的，其成本較高且可靠性得不到保證。本

2、文采用先進(jìn)的EDA技術(shù)，利用MAX+PLUS工作平臺(tái)和VHDL語(yǔ)言，設(shè)計(jì)了一種新型的電子密碼鎖。關(guān)鍵詞 電子密碼鎖；EDA；VHDL；MAX+PLUS目錄1 引 言····································&#

3、183;·············51.1 系統(tǒng)設(shè)計(jì)要求··································

4、83;·····52EDA技術(shù)···········································&#

5、183;····72.1 EDA的概念········································ 72.2 EDA技術(shù)的歷史與發(fā)展

6、3;····························· 62.3 EDA的應(yīng)用··················

7、3;····················· 72.4 EDA的常用軟件··························&#

8、183;········· 73 系統(tǒng)設(shè)計(jì)方案與功能實(shí)現(xiàn)································83.1密碼鎖輸入模塊····

9、····························83.2密碼鎖控制模塊····················&

10、#183;············94 系統(tǒng)仿真····································

11、··········115 結(jié)束語(yǔ)·······································

12、;·········13致········································&#

13、183;············14參考文獻(xiàn)····································&#

14、183;············15附錄····································

15、3;················141引言計(jì)算機(jī)組成原理與設(shè)計(jì)是計(jì)算機(jī)通信與技術(shù)專業(yè)本科生的必修課程。在完成理論學(xué)習(xí)和必要的實(shí)驗(yàn)后，本科學(xué)生掌握了它的基本原理和各種基本功能的應(yīng)用，但對(duì)硬件實(shí)際應(yīng)用設(shè)計(jì)和其完整的用戶程序設(shè)計(jì)還不清楚，實(shí)際動(dòng)手能力不夠，因此對(duì)該課程進(jìn)行一次課程設(shè)計(jì)是有必要的。計(jì)算機(jī)組成原理與設(shè)計(jì)的課程設(shè)計(jì)既要讓學(xué)生鞏固課本學(xué)到的理論，還要讓學(xué)生學(xué)習(xí)硬件電路設(shè)計(jì)和用戶程序設(shè)計(jì)，同時(shí)學(xué)習(xí)查閱資料、參考資料的方法。計(jì)算機(jī)原理

16、與設(shè)計(jì)的課程設(shè)計(jì)主要是通過(guò)學(xué)生獨(dú)立設(shè)計(jì)方案并自己動(dòng)手用計(jì)算機(jī)電路設(shè)計(jì)軟件，編寫和調(diào)試用戶程序，來(lái)加深對(duì)該課程的認(rèn)識(shí)和理解，充分發(fā)揮我們的個(gè)體創(chuàng)新能力。1.1 系統(tǒng)設(shè)計(jì)要求（1）密碼輸入：每按下一個(gè)數(shù)字鍵，就輸入一個(gè)數(shù)值，并在顯示器上顯示出該數(shù)值，同時(shí)將先前輸入的數(shù)據(jù)依次左移一個(gè)數(shù)字位置。（2)密碼清除：每按下清除鍵可清除前面所有的輸入值，清除成“0000”。（3）密碼更改：按下更改鍵可將目前的數(shù)碼設(shè)定成新的密碼。（4）密碼上鎖：按下上鎖鍵可將密碼鎖上鎖。2 EDA技術(shù)2.1 EDA的概念EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的通用軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)

17、技術(shù)、信息處理與智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。EDA 設(shè)計(jì)可分為系統(tǒng)級(jí)、電路級(jí)和物理實(shí)現(xiàn)級(jí)。物理級(jí)設(shè)計(jì)主要指IC版圖設(shè)計(jì)，一般由半導(dǎo)體廠家完成；系統(tǒng)級(jí)設(shè)計(jì)主要面對(duì)大型復(fù)雜的電子產(chǎn)品；而一般民用與教學(xué)所涉與基本是電路級(jí)設(shè)計(jì)。我們常用的EDA軟件多屬于電路級(jí)設(shè)計(jì)。電路級(jí)設(shè)計(jì)工作，是在電子工程師接受系統(tǒng)設(shè)計(jì)任務(wù)后，首先確定設(shè)計(jì)方案，并選擇合適的元器件，然后根據(jù)具體的元器件設(shè)計(jì)電路原理圖，接著進(jìn)行第一次仿真。其中包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態(tài)分析等。這一次仿真主要是檢驗(yàn)設(shè)計(jì)方案在功能方面的正確性。仿真通過(guò)后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進(jìn)行PCB板的自動(dòng)

18、布局布線，有條件的還可以進(jìn)行PCB后分析。其中包括熱分析、噪聲與竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結(jié)果參數(shù)反饋回電路圖，進(jìn)行第二次仿真，也稱作后仿真。后仿真主要是檢驗(yàn)PCB板在實(shí)際工作環(huán)境中的可行性。2.2 EDA技術(shù)的歷史與發(fā)展EDA技術(shù)發(fā)展歷程大致可分為三個(gè)階段。20世紀(jì)70年代為計(jì)算機(jī)輔助設(shè)計(jì)(CAD)階段，人們開始用計(jì)算機(jī)取代手工操作進(jìn)行IC版圖編輯、PCB布局布線。80年代為計(jì)算機(jī)輔助工程(CAE)階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能分析和結(jié)構(gòu)設(shè)計(jì)，并且通過(guò)電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。20世紀(jì)90年代為電子系統(tǒng)設(shè)

19、計(jì)自動(dòng)化(EDA)階段，同時(shí)又出現(xiàn)了計(jì)算機(jī)輔助工藝（CAPP）、計(jì)算機(jī)輔助制造（CAM）等。2.3 EDA的應(yīng)用現(xiàn)在EDA技術(shù)應(yīng)用廣泛，包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA 技術(shù)已在各大公司、科研和教學(xué)部門廣泛使用。在產(chǎn)品設(shè)計(jì)與制造方面，EDA 技術(shù)可實(shí)現(xiàn)前期的計(jì)算機(jī)仿真、系統(tǒng)級(jí)模擬與測(cè)試環(huán)境的仿真、PCB的制作、電路板的焊接、ASIC的設(shè)計(jì)等。在教學(xué)方面，我國(guó)高校是從九十年代中期開始EDA教育的，現(xiàn)在幾乎所有理工科類高校都開設(shè)了EDA課程。這些課程主要是讓學(xué)生了解EDA的基本概念和原理，使用EDA軟件進(jìn)行電子電路課程的實(shí)驗(yàn)與從

20、事簡(jiǎn)單系統(tǒng)的設(shè)計(jì)。2.4 EDA的常用軟件EDA工具層出不窮，目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。這些工具都有較強(qiáng)的功能，一般可用于幾個(gè)方面，例如很多軟件都可以進(jìn)行電路設(shè)計(jì)與仿真，同進(jìn)還可以進(jìn)行PCB自動(dòng)布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。3.系統(tǒng)設(shè)計(jì)方案與功能實(shí)現(xiàn)根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法。頂層設(shè)計(jì)采用原理圖設(shè)計(jì)方式，系統(tǒng)的整體組裝設(shè)計(jì)原理

21、圖如圖3-1所示，它由密碼鎖輸入模塊、密碼鎖控制模塊和密碼鎖顯示譯碼模塊三部分組成。圖3-1 系統(tǒng)整體組裝設(shè)計(jì)原理圖3.1密碼鎖輸入模塊密碼鎖輸入模塊由時(shí)序產(chǎn)生電路、鍵盤掃描電路、鍵盤譯碼電路和按鍵存儲(chǔ)電路組成。時(shí)序產(chǎn)生電路產(chǎn)生電路中使用的三種不同頻率的工作脈沖波形，即系統(tǒng)時(shí)鐘脈沖、彈跳消除取樣信號(hào)和鍵盤掃描信號(hào)。鍵盤掃描電路掃描電路的作用是提供鍵盤掃描信號(hào)，掃描信號(hào)變化的順序依次為1110-1101-1011-0111-1110依序地周而復(fù)始。鍵盤譯碼電路上述鍵盤中的按鍵分為數(shù)字按鍵和文字按鍵，每一個(gè)按鍵可能負(fù)責(zé)不同的功能，例如清除鍵、上鎖鍵和解鎖鍵等。數(shù)字按鍵主要是用來(lái)輸入數(shù)字的，但是鍵盤

22、所產(chǎn)生的輸出是無(wú)法直接拿來(lái)用作密碼鎖控制電路的輸入的；另外，不同的按鍵具有不同的功能，所以必須由鍵盤譯碼電路來(lái)規(guī)劃每個(gè)按鍵的輸出形式，以便執(zhí)行相應(yīng)的動(dòng)作。按鍵存儲(chǔ)電路因?yàn)槊看螔呙钑?huì)產(chǎn)生新的按鍵數(shù)據(jù)，可能會(huì)覆蓋前面的數(shù)據(jù)，所以需要一個(gè)按鍵存儲(chǔ)電路，將整個(gè)掃描完畢后的結(jié)果記錄下來(lái)。各按鍵的位置與數(shù)碼關(guān)系如表3-2所示。表3-2 按鍵位置與數(shù)碼關(guān)系3.2密碼鎖控制模塊密碼鎖的控制電路是整個(gè)電路的控制中心，主要完成對(duì)數(shù)字按鍵輸入和功能按鍵輸入響應(yīng)控制。 數(shù)字按鍵輸入的響應(yīng)控制.如果按下數(shù)字鍵，第一個(gè)數(shù)字會(huì)從顯示器的最右端開始顯示，此后每新按下一個(gè)數(shù)字時(shí)，顯示器上的數(shù)字必須左移一位，以便將新的數(shù)字顯示出

23、來(lái)。.假如要更改輸入的數(shù)字，可以按倒退按鍵來(lái)清除前一個(gè)輸入的數(shù)字，或者按清除鍵清除所有輸入的數(shù)字，再重新輸入四位數(shù)。.由于這里設(shè)計(jì)的是一個(gè)四位的電子密碼鎖，所以當(dāng)輸入的數(shù)字鍵超過(guò)四個(gè)時(shí)，電路不予理會(huì)，而且不再顯示第四個(gè)以后的數(shù)字。功能按鍵輸入的響應(yīng)控制.清除鍵：清除所有的輸入數(shù)字，即作歸零動(dòng)作。.上鎖鍵：按下此鍵時(shí)可將密碼鎖的門上鎖（上鎖前必須預(yù)先設(shè)定一個(gè)四位的數(shù)字密碼）。.解除鍵：按下此鍵會(huì)檢查輸入的密碼是否正確，若密碼正確無(wú)誤則解鎖。LED顯示程序如下:library ieee;use ieee.std_logic_1164.all;entity led_disp isport( data

24、in:in std_logic_vector(3 downto 0); dataout:out std_logic_vector(7 downto 0) );end led_disp;architecture rtl of led_disp isbegin process(datain) begin case datain is when "1010"=>dataout<="11000000"-0 when "0001"=>dataout<="11111001"-1 when "0

25、010"=>dataout<="10100100"-2 when "0011"=>dataout<="10110000"-3 when "0100"=>dataout<="10011001"-4 when "0101"=>dataout<="10010010"-5 when "0110"=>dataout<="10000010"-6 when &q

26、uot;0111"=>dataout<="11111000"-7 when "1000"=>dataout<="10000000"-8 when "1001"=>dataout<="10010000"-9 when others=>null; end case; end process;end rtl;4 系統(tǒng)仿真該密碼鎖利用MAX PLUS工作平臺(tái)進(jìn)行編譯和綜合仿真，將程序下載FLEX10K芯片中，同時(shí)在EDA試驗(yàn)箱上進(jìn)行硬件驗(yàn)證。本文提出的

27、電子密碼鎖由于采用VHDL語(yǔ)言設(shè)計(jì)，用一片F(xiàn)PGA實(shí)現(xiàn)，因而體積小，功耗低，稍加修改就可以改變密碼的位數(shù)和輸入密碼的次數(shù)，具有較好的應(yīng)用前景。但由于結(jié)構(gòu)還比較簡(jiǎn)單，有待進(jìn)一步完善。（1） 密碼鎖輸入模塊的仿真，如圖4-1所示。圖4-1 密碼鎖輸入模塊的仿真圖（2） 密碼鎖控制模塊的仿真，如圖4-2所示。圖4-2 密碼鎖控制模塊的仿真圖（3） 密碼鎖譯碼模塊的仿真，如圖4-3所示。 圖4-3 密碼鎖譯碼模塊的仿真圖（4） 電子密碼鎖整個(gè)系統(tǒng)的仿真，如圖4-4所示。圖4-4 電子密碼鎖整個(gè)系統(tǒng)的仿真圖5 結(jié)束語(yǔ)通過(guò)兩星期的緊工作，最后完成了我的設(shè)計(jì)任務(wù)基于VHDL語(yǔ)言的智能密碼鎖設(shè)計(jì)。通過(guò)本次課程

28、設(shè)計(jì)的學(xué)習(xí)，我深深的體會(huì)到設(shè)計(jì)課的重要性和目的性所在。本次設(shè)計(jì)課不僅僅培養(yǎng)了我們實(shí)際操作能力，也培養(yǎng)了我們靈活運(yùn)用課本知識(shí)，理論聯(lián)系實(shí)際，獨(dú)立自主的進(jìn)行設(shè)計(jì)的能力。它不僅僅是一個(gè)學(xué)習(xí)新知識(shí)新方法的好機(jī)會(huì)，同時(shí)也是對(duì)我所學(xué)知識(shí)的一次綜合的檢驗(yàn)和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補(bǔ)缺。希望學(xué)校以后多安排一些類似的實(shí)踐環(huán)節(jié)，讓同學(xué)們學(xué)以致用。在設(shè)計(jì)中要求我要有耐心和毅力，還要細(xì)心，稍有不慎，一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確，而對(duì)錯(cuò)誤的檢查要求我要有足夠的耐心，通過(guò)這次設(shè)計(jì)和設(shè)計(jì)中遇到的問題，也積累了一定的經(jīng)驗(yàn)，對(duì)以后從事集成電路設(shè)計(jì)工作會(huì)有一定的幫助。在應(yīng)用VHDL的過(guò)程中讓我真正領(lǐng)會(huì)到了其

29、并行運(yùn)行與其他軟件（C語(yǔ)言）順序執(zhí)行的差別與其在電路設(shè)計(jì)上的優(yōu)越性。用VHDL硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開發(fā)成本，這種設(shè)計(jì)方法必將在未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作用。致在此次課程設(shè)計(jì)中，非常感肖曉麗老師對(duì)我的指導(dǎo)與大力的幫助。如果沒有她嚴(yán)謹(jǐn)細(xì)致、一絲不茍地批閱和指正，本文很難在這個(gè)短時(shí)間完成。從開始進(jìn)入課題到論文的順利完成，有多少可敬的師長(zhǎng)、同學(xué)、朋友給了我無(wú)言的幫助，在這里請(qǐng)接受我誠(chéng)摯的意！參考文獻(xiàn)王鎖平編著.電子設(shè)計(jì)自動(dòng)化（EDA）教程.電子科技大學(xué). 2000 .3松等編著.EDA技術(shù)

30、實(shí)用教程.科學(xué).2002.10松等編著. VHDL實(shí)用教程.電子科技大學(xué).2002.6戈素貞等. 采用EDA技術(shù)實(shí)現(xiàn)4位十進(jìn)制數(shù)字密碼鎖.電子技術(shù).2002.12鈺等.一種VHDL語(yǔ)言設(shè)計(jì)的數(shù)字密碼鎖，信心技術(shù)與信息化.2004.4附錄主控制程序參考如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity coded_lock isport( clk :in std_logic; ret :in std_logic; key_F:

31、in std_logic_vector(1 downto 0); keyin :in std_logic_vector(9 downto 0); disp:out std_logic_vector(7 downto 0); ledcs:out std_logic_vector(3 downto 0); led2cs:out std_logic;-led片選信號(hào) sound:buffer std_logic; led2:buffer std_logic_vector(1 downto 0) );end coded_lock;architecture rtl of coded_lock issig

32、nal key_temp:std_logic_vector(9 downto 0);-按鍵緩存signal N:std_logic_vector(3 downto 0);-按鍵緩存signal FF:std_logic;-按鍵標(biāo)志signal ACC:std_logic_vector(15 downto 0);-所有按鍵的寄存器signal REG:std_logic_vector(15 downto 0);-比較寄存器signal NC:integer range 0 to 4;-移位用的標(biāo)志位signal A,B,C,D:std_logic_vector(3 downto 0);-顯示用的

33、寄存器SIGNAL clk_1k:std_logic;-掃描時(shí)鐘signal data:std_logic_vector(3 downto 0);signal F:std_logic_vector(1 downto 0);signal s_cnt:integer range 0 to 4;signal clk_10hz:std_logic;signal flag:std_logic;component led_disp is port(datain:in std_logic_vector(3 downto 0); dataout:out std_logic_vector(7 downto 0)

34、 );end component;beginXIAODOU:process(clk) -按鍵消拉動(dòng)電路 variablet:integer range 0 to 2000000; begin if rising_edge(clk) then ift<1999999 thent:=cnt+1; elset:=0;key_temp<=keyin;F<=key_F; end if; end if; case key_temp is when "0111111111"=>N<="1010"-0 when "1011111111"=>N<="0001&quo