第2章 TMS320C54x的CPU結構和存儲器配置ppt課件

1、第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2章章 TMS320C54x的的CPU結構和存儲器配置結構和存儲器配置 2.1 TMS320C54x DSP的結構的結構 2.2 TMS320C54x的總線結構的總線結構 2.3 TMS320C54x的的CPU結構結構 2.4 TMS320C54x存儲器和存儲器和I/O空間空間 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x是16位定點DSP。TMS320C54x的中央處理單元(CPU)具有改進(修正)的哈

2、佛結構、低功耗設計和高度并行性等特點。除此之外，高度專業(yè)化的指令系統(tǒng)可以全面地發(fā)揮系統(tǒng)性能。使用TMS320C54x的專用硬件邏輯的CPU，再配以按照用戶需要所選擇的 片 內 存 儲 器 和 片 內 外 設 ， 可 組 成 用 戶 的ASIC(Application Specific Intergrated Circuit，專用集成電路)以應用于電子產品的不同領域。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x DSP的主要特點 TMS320C54x系列定點DSP芯片共享同樣的CPU內核和總線結構，但每一種器件片內

3、存儲器的配置和片內外設不盡相同。表1-2提供了TMS320C54x各DSP基本性能的概要。表1-2 參見書15頁字太小，略）第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x的主要特征如下： (1) CPU(中央處理單元)利用其專用的硬件邏輯和高度并行性提高芯片的處理性能。 1條程序總線、3條數(shù)據總線和4條地址總線組成的改進型哈佛結構，提供了更快的速度和更高的靈活性。 40 bit的算術邏輯單元(ALU)包括40 bit的桶形移位器和兩個獨立的40 bit累加器A、B。 1717 bit并行乘法單元和專用的40 bit

4、加法器用于無等待狀態(tài)的單周期乘/累加操作。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 比較、選擇和存儲單元(CSSU)能夠完成維特比(Viterbi，通信中的一種編碼方式)的加/比較/選擇操作。 指數(shù)譯碼器可以在單周期內對40 bit累加器進行指數(shù)運算。 兩個地址發(fā)生器包括8個輔助寄存器(AR0AR7)和兩個輔助寄存器算術運算單元(ARAU0、ARAU1)。 TMS320C5420還包括一個雙CPU的結構。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 (2) 存儲器具有19

5、2 K字可尋址存儲空間(包括64 K字程序存儲空間、64 K字數(shù)據存儲空間和64 K字I/O空間)。其中，TMS320C548、TMS320C549、TMS320C5402、TMS320C5410和TMS320C5420的程序存儲空間還可以擴展到8 M字。 片內存儲器配置因型而異。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 (3) 高度專業(yè)化的指令集能夠快速地實現(xiàn)算法并用于高級語言編程優(yōu)化。其包括： 單指令重復和塊指令重復(148頁，44頁，新書53頁)。 用于更好地管理程序存儲器和數(shù)據存儲器的塊移動指令。 32位長整數(shù)操作指令。

6、指令同時讀取2或3個操作數(shù)。 并行存儲和加載的算術指令。 條件存儲指令。 快速中斷返回。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 (4) 片內外設和專用電路采用模塊化的結構設計，可以快速地推出新的系列產品。其包括： 可編程軟件等待狀態(tài)發(fā)生器。 可編程分區(qū)轉換邏輯電路。 可使用內部振蕩源或外部振蕩源的鎖相環(huán)(PLL)時鐘發(fā)生器。當使用外部振蕩源時，內部允許使用多個值對芯片倍頻。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 外部總線接口可以禁止或允許外部數(shù)據總線、地址總線和

7、控制線的輸出。 數(shù)據總線支持總線掛起的特征。 可編程定時器。 8 bit并行主機接口(HPI)。 串行口：全雙工串口(支持8 bit或16 bit數(shù)據傳送)、時分多路(TDM)串口和緩沖(BSP)串口。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 (5) TMS320C54x執(zhí)行單周期定點指令時間為25/20/15/12.5/10 ns，每秒指令數(shù)為40/66/100MIPS。 (6) TMS320C54x電源由IDLE1、IDLE2和IDLE3功耗下降指令控制功耗，以便DSP工作在節(jié)電模式下，使之更適合于手機。其控制CLKOUT引腳

8、的輸出，省功耗。 (7) 在片仿真接口、片上的JTAG接口符合IEEE1149.1邊界掃描邏輯接口標準，可與主機連接，用于芯片的仿真和測試。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.1 TMS320C54x DSP的結構的結構 2.1.1 TMS320C54x DSP的基本結構 圖2-1和圖2-2給出了TMS320C54x的兩種結構框圖。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-1 TMS320C54x的組成框圖 PABPBCABCBDABDBEABEBM

9、UXT RegisterEXP EncoderMiltiplierFractionalZeroSatRoundA(40)B(40)COMPTRNTCMSW/LSWSelectBarrel ShifterARAU0.ARAU1AR0AR7ARP.BK.DP.SPPC.IPTR.RC.BRC.RSA.REASystem ControlinterfaceProgram Address GenerationLogic(PAGEN)Data Address GenerationLogic (PAGEN)MemoryandExternalInterfacePeripheralInterfaceX DABS

10、ign ctrSign ctrT DAAB CDA B0MUXAdder (40)MUXAMUBALU (40)Sign ctrSign ctrTABCDSABMUXB A CDSign ctrSLegend:A Accumulator AB Accumulator BC CB Data BusD DB Data BusE EB Data BusM MAC UnitP PB Program BusS Barrel ShifterT T RegisterU ALUE第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-2 TMS320C5

11、4x的功能框圖 BufferedSerial Port(BSP)TimerTDM Serial PortStandardSerial PortHost PortInterface(HPI)16/8Multi-channel BufferedSerial Port(McBSP)PLL ClockGeneratorS/W WaitstateGeneratorPower ManagementJATGEmulationControlProgram Data/RAMProgram Data/ROMPeripheral BusDMACh0Ch1Ch2Ch3Ch4Ch5C54x DSP CPU40 bit

12、ALUCMPS Operator(VITE RBI)EXP Encoder ALU17*17 MPY40 bit AdderRND，SATMAC40 bit ACCAAccumulators(16,31)Shifter40 bit ACCB40 bit Barrel8 Auxiliary RegisterAddressing Unit2 Addessing UnitsD(150)A(220)第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.2 TMS320C54x的總線結構的總線結構 TMS320C54x DSP片內由8組16 bit

13、總線(1組程序總線、3組數(shù)據線和4組地址總線)構成。程序總線(PB)傳送從程序存儲器裝載的指令代碼和立即數(shù)。這些總線的功能分別是：3組數(shù)據總線(CB、DB和EB)負責將片內的各種元器件相互連接，例如CPU、數(shù)據地址產生邏輯、程序地址產生邏輯、片內外設和數(shù)據存儲器等。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x能利用兩個輔助寄存器算術單元(ARAU0和ARAU1)在同一個周期內生成兩個數(shù)據存儲器地址。 PB能加載保存于程序空間的操作數(shù)(例如，系數(shù)表)，并將操作數(shù)傳送到乘法器和加法器中進行乘累加操作，或利用數(shù)據移動

14、指令(MVPD和READA)把程序空間的數(shù)據傳送到數(shù)據空間，此種功能連同雙操作數(shù)的特性，支持在一個周期內執(zhí)行3操作數(shù)指令如FIRS指令）。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x還有一組雙向的片內總線用于訪問片內外設，這組總線輪流使用DB和EB與CPU連接。訪問者使用這組總線進行讀/寫操作需要兩個或更多的周期，具體所需周期數(shù)取決于片內外設的結構。表格2-2總結了各種不同類型的總線訪問。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 表2-2 總線訪問

15、類型 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3 TMS320C54x的的CPU結構結構 CPU是DSP芯片中的核心部分，是用來實現(xiàn)數(shù)字信號處理運算和高速控制功能的部件。CPU內的硬件構成決定了其指令系統(tǒng)的性能。TMS320C54x的CPU包括：第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 40位算術邏輯單元(ALU)； 兩個40位的累加器A、B； 桶型移位寄存器(Barrel Shifter)； 乘法器/加法器單元(Multiplier/Adder)； 比較、選擇

16、和存儲單元(CSSU)； 指數(shù)編碼器(EXP Encoder)； CPU狀態(tài)和控制寄存器(ST0、ST1和PMST)； 尋址單元(Addressing Unit)。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.1 算術邏輯運算單元 使用算術邏輯單元(ALU)和兩個累加器(A、B)能夠完成二進制的補碼運算，同時，ALU還能夠完成布爾運算。算術邏輯單元的輸入操作數(shù)可以來自： 16位的立即數(shù)； 數(shù)據存儲器中的16位字； 暫存器T中的16位字； 數(shù)據存儲器中讀出的2個16位字； 累加器A或B中的40位數(shù)； 移位寄存器的輸出。第第2 2

17、章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.2 累加器 累加器A和B可作為ALU和乘法器/加法器單元的目的寄存器，累加器也能輸出數(shù)據到ALU或乘法器/加法器中。累加器可分為三部分：保護位、高位字和低位字。累加器A和B的示意圖如圖2-3和圖2-4所示。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-3 累加器A AG3932AH3116AL150保護位高位字低位字第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-

18、4 累加器B BG3932BH3116BL150保護位高位字低位字第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 保護位用于保存計算時產生的多余高位，防止在迭代運算中產生溢出，例如自相關運算。 AG、AH、AL、BG、BH和BL都是存儲器映像寄存器(在存儲空間中占有地址)，由特定的指令將其內容放到16位數(shù)據存儲器中，并從數(shù)據存儲器中讀出或寫入32位累加器值。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.3 桶形移位器 桶形移位器能把輸入的數(shù)據進行031位的左移和015

19、位的右移。40位桶形移位器的輸入來自數(shù)據總線DB的16位輸入數(shù)據、DB和CB的32位輸入數(shù)據及任意一個40位累加器，并輸出到ALU，經過MSW/LSW(最第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 高有效字/最低有效字)寫選擇單元至EB總線。它所移的位數(shù)就是指令中的移位數(shù)。移位數(shù)都是用二進制補碼表示，正值表示左移，負值表示右移。移位數(shù)可由立即數(shù)、狀態(tài)寄存器ST1中的累加器移位方式(ASM)字段和被指定為移位數(shù)值寄存器的暫存器T來決定。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器

20、配置 桶形移位器可以執(zhí)行以下定標操作： 在執(zhí)行ALU操作前預定好一個數(shù)據存儲器操作數(shù)或累加器內容； 對累加器的值進行算術或邏輯移位； 歸一化累加器； 在保存累加器到數(shù)據存儲器之前定標累加器。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.4 乘累加器單元 TMS320C54x CPU的乘累加器單元能夠在一個周期內完成一次17*17 bit的乘法和一次40位的加法。乘法器和ALU并行工作可在一個單指令周期內完成一次乘累加(MAC)運算。該單元能夠快速高效地完成如第第2 2章章 TMS320C54xTMS320C54x的的CPUCP

21、U結構和存儲器配置結構和存儲器配置 卷積、相關和濾波等運算。乘法器/加法器單元由1717 bit的硬件乘法器、40位專用加法器、符號位控制邏輯、小數(shù)控制邏輯、0檢測器、溢出/飽和邏輯和16位的暫存器(T)等部分組成，可支持有/無符號的整數(shù)、小數(shù)乘法運算，并可對結果進行舍入處理。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 乘累加器單元的一個輸入操作數(shù)來自T寄存器、數(shù)據存儲器或累加器A(3116位)；另一個則來自于程序存儲器、數(shù)據存儲器、累加器A(3116位)或立即數(shù)。乘法器的輸出加到加法器的輸入端，累加器A或B則是加法器的另一個輸入端

22、，最后結果送往目的累加器A或B。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.5 比較選擇存儲單元 通信領域常常用到維持比(Viterbi)算法，該算法需要完成大量的加法/比較/選擇(ACS)運算。CSSU單元支持各種Viterbi算法，其中加法由ALU單元完成，只要將ST1中的C16置1，所有的雙字指令都會變成雙16位算術運算指令，這樣ALU就可以第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 在一個機器周期內完成兩個16位數(shù)的加/減法運算，其結果分別存放在累加器的高

23、16位和低16位中。CSSU可以最大限度地完成累加器高字與低字的比較操作，即選擇累加器中較大的字，并存儲在數(shù)據存儲器中，且不改變狀態(tài)寄存器ST0中的測試/控制位TC字段和狀態(tài)轉移寄存器TRN的值。CSSU利用優(yōu)化的片內硬件加速Viterbi的蝶形運算。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.6 指數(shù)編碼器 指數(shù)編碼器是一個專用硬件，它支持單周期指令EXP。它可以求出累加器中的指數(shù)值，并以二進制補碼形式存放于T中。用EXP和NORM指令可以對累加器中的內容歸一化，完成定點數(shù)和浮點數(shù)之間的轉換。第第2 2章章 TMS320C

24、54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.7 CPU狀態(tài)控制寄存器 1狀態(tài)寄存器(ST0和ST1) 使用置位指令SSBX和復位指令RSBX可以單獨設置和清除狀態(tài)寄存器的各位。例如： SSBX SXM；符號擴展SXM=1第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 RSBX SXM；禁止符號擴展SXM=0 APR、DP和ASM字段可以通過LD指令裝載一個短立即數(shù)，ASM和DP也可以通過LD指令由數(shù)據存儲器裝載。 ST0的結構如圖2-5所示，含義見表2-3。第第2 2章章 TMS320C54xTM

25、S320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-5 ST0寄存器結構 ARPTCCOVA OVBDP1513121091180第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 表2-3 ST0 寄 存 器 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-6 ST1寄存器結構 BRAF15CPL14XF13HM12INTM11010OVM9SXM8C167FRCT6CMPT5ASM4 0第第2 2章章 TMS320C54xTMS320C54x的的CPUC

26、PU結構和存儲器配置結構和存儲器配置 表2-4 ST1寄 存 器 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2處理器工作方式狀態(tài)寄存器(PMST) PMST可由存儲器映像寄存器指令裝載，如STM。圖2-7是PMST寄存器的結構圖。PMST各位的含義列于表2-5中。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-7 PMST寄存器結構 IPTR157MP/MC6OV

27、LY5AVIS4DROM3CLKOFF2SMUL1SST0注：表示僅LP器件有此位，其他器件為保留位。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 表2-5 PMST寄存器 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.3.8 尋址單元 TMS320C54x有兩個地址發(fā)生器：PAGEN(Program Address Generation Logic)和DAGEN(Data Address Generation Logic)。PAGEN包括程序計數(shù)器PC、IPTR、塊循環(huán)

28、寄存器(RC、BRC、RSA和REA)，這些寄存器可支持程序存儲器尋址。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 DAGEN包括循環(huán)緩沖區(qū)大小寄存器BK、DP、堆棧指針寄存器SP、8個輔助寄存器(AR0AR7)和2個輔助寄存器算術單元(ARAU0和ARAU1)。8個輔助寄存器和2個輔助寄存器算術單元一道可進行16位無符號數(shù)算術運算，支持間接尋址模塊，AR0AR7由ST0中的ARP來指定。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.4 TMS320C54x存儲器和存儲

29、器和I/O空間空間 DSP擴展存儲器主要分為兩類：ROM和RAM。ROM包括EPROM、EEPROM、Flash Memroy等。這一類存儲器主要用于存儲用戶程序和系統(tǒng)常數(shù)表，一般映像在程序存儲空間。RAM主要指靜態(tài)RAM(SRAM)。本章主要討論片內存儲器，而片外擴展存儲器將在第8章中詳細介紹。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 所有TMS320C54x芯片內都包含隨機存儲器(RAM)和只讀存儲器(ROM)。在芯片中有兩類RAM：雙尋址RAM(DARAM)和單尋址RAM(SARAM)，分別也可稱為雙口RAM和單口RAM。D

30、ARAM每個機器周期可被訪問兩次。TMS320C54x因具體器件不同，片內存儲器的類型或容量也有些差異。表1-4列出了幾種常用的TMS320C54x器件的存儲器容量。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x有26個CPU寄存器和片內外設寄存器被映像在數(shù)據存儲空間，各類TMS320C54x存儲器的特征及組織和使用不同的片內存儲器塊將在下面詳細介紹。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 表1-4 TMS320C54x內部存儲器容量 第第2 2章章

31、 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.4.1 存儲器空間 TMS320C54x采用改進的哈佛結構。存儲空間由三個獨立可選的存儲空間組成，這三個獨立可選的存儲空間包括64 K字的程序存儲空間、64 K字的數(shù)據存儲空間和64 K字的I/O空間。片內或片外的ROM和RAM、外部的EPROM和EEPROM以及芯片中的存儲器映像寄存器包括在這三個空間中。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 在TMS320C54x中，片內存儲器有DARAM、SARAM和ROM三種類型。它們通常配

32、置在數(shù)據存儲空間，但也可以配置在程序存儲空間。片內ROM則一般配置在程序存儲空間，但一部分ROM也可以配置到數(shù)據存儲空間中。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 TMS320C54x的工作方式狀態(tài)寄存器PMST提供了三個控制位：MP/MC、OVLY和DROM，用于在存儲空間中配置片內存儲器。使用這三個控制位可以設置片內存儲器是否配置到存儲空間，并指定片內存儲器是配置到程序存儲空間還是數(shù)據存儲空間。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 MP/ ：微處理器/微型計

33、算機工作方式位。當MP/ =0時，允許片內ROM配置到程序存儲空間；當MP/ =1時，禁止片內ROM配置到程序存儲空間。(書21頁圖1-4) OVLY：RAM重疊位。當OVLY=1時，片內RAM配置到程序和數(shù)據存儲空間；MCMCMC第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 當OVLY=0時，片內RAM僅配置到數(shù)據存儲空間。 DROM：數(shù)據ROM位。當DROM=1時，片內ROM配置到程序和數(shù)據存儲空間。當DROM=0時，禁止ROM配置到數(shù)據存儲空間。DROM的用法與MP/ 的狀態(tài)無關。 MC第第2 2章章 TMS320C54xTMS

34、320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-8圖2-12是TMS320C54x芯片數(shù)據和程序存儲空間的配置圖，從中也可以看到上述三個控制位與內存儲器的關系。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器

35、配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-8 TMS320C541存儲器圖 保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外部中斷字及保留(外部)程序存

36、儲器0000HMP/MC1微處理器模式007FH0080H13FFH1400HFF7FHFF80HFFFFH保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外部中斷字及保留(片內)片內ROM(28 K字)程序存儲器0000H007FH0080H13FFH1400HFF7FHFF80HFFFFH8FFFH9000HMP/MC0微型計算機模式存儲器映像寄存器片內DARAM(5 K字)外部保留(DROM1)或外部(DROM0)片內 ROM(DROM1)或外部 ROM(DROM0)數(shù)據存儲器0000H007FH0080H13FFH1400HFEFFH

37、FF00HFFFFHDFFFHE000H暫存器 SPRAM005FH0060H第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 保 留 (OVLY 1)或外 部 (OVLY 0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外 部中 斷 字 及 保 留(外 部 )程 序 存 儲 器0000HMP/MC 1微 處 理 器 模 式007FH0080H27FFH2800HFF7FHFF80HFFFFH保 留 (OVLY 1)或外 部 (OVLY 0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外 部中 斷 字

38、及 保 留(片 內 )片 內 ROM(2 K字 )程 序 存 儲 器0000H007FH0080H27FFH2800HFF7FHFF80HFFFFHEFFFHF000HMP/MC 0微 型 計 算 機 模 式保 留F7FFHF800H存 儲 器 映 像寄 存 器外 部數(shù) 據 存 儲 器0000H007FH0080H27FFHFFFFH2800H暫 存 器 SPRAM005FH0060H片 內 DARAM(10 K字 )圖2-9 TMS320C543 存儲器圖 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-10 TMS320C54

39、5 存儲器圖保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外部中斷字及保留(外部)程序存儲器0000HMP/MC1微處理器模式007FH0080H17FFH1400HFF7FHFF80HFFFFH保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外部中斷字及保留(片內)片內ROM(48 K字)程序存儲器0000H007FH0080H17FFH1800HFF7FHFF80HFFFFH3FFFH4000HMP/MC0微型計算機模式存儲器映像寄存器片內 DARAM(6 K字)片內 ROM(DROM

40、1)或外部 ROM(DROM0)保留(DROM1)或外部(DROM0)數(shù)據存儲器0000H007FH0080HBFFFHC000HFF00HFFFFHFEFFH暫存器 SPRAM005FH0060H外部17FFH1800H第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-11 TMS320C548存儲器圖 外部中斷字及保留(外部)程序存儲器8000HFF7FHFF80HFFFFH保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部(OVLY0)0000H0080H1FFFH2000H片內 SARAM(OVLY1

41、)或外部 SARAM(OVLY0)MP/MC1微處理器模式保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外部中斷字及保留(片內)保留片內 ROM(2 K字)程序存儲器FFFFHEFFFHF000HF7FFHF800HFF7FHFF80H0000H007FH0080H1FFFH2000H7FFFH8000H片內 SARAM(OVLY1)或外部 SARAM(OVLY0)MP/MC0微型計算機模式存儲器映像寄存器片內 DARAM(8 K字)外部數(shù)據存儲器FFFFH0000H005FH0060H7FFFH8000H片內SARAM(24 K字)暫存器

42、 SPRAM1FFFH2000H007FH0080H第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-12 TMS320C5402存儲器圖 外部程序存儲器保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)0000H0080HMP/MC1微處理器模式007FH3FFFH4000H中斷字外部)FFFFHFF80HFF7FH保留(OVLY1)或外部(OVLY0)片內 DARAM(OVLY1)或外部 DARAM(OVLY0)外部中斷字(片內)保留程序存儲器FFFFHFEFFHFF80H000

43、0H007FH0080H3FFFH4000HEFFFHMP/MC0微型計算機模式片內ROM(4 K字)F000HFF00HFF7FH存儲器映像寄存器片內 DARAM(16 K字)保留(DROM1)或外部(DROM0)數(shù)據存儲器FFFFH0000H005FH0060HEFFFHF000H外部暫存器 SPRAM3FFFH4000H007FH0080HROM(DROM1)或外部 ROM(DROM0)FEFFHFF00H第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.4.2 程序存儲器 TMS320C54x可以尋址64 K字的程序存儲空間。

44、(TMS320C548、TMS320C549、T M S 3 2 0 C 5 4 1 0 、 T M S 3 2 0 C 5 4 0 2 和T M S 3 2 0 C 5 4 2 0 可 以 擴 展 到 8 M 字 。 ) TMS320C54x的片內ROM、片內雙尋址RAM(DARAM)和片內單尋址RAM(SARAM)可以通過軟件配置到程序第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 存儲空間中。如果片內存儲器配置到程序存儲器中，則芯片在訪問程序存儲器時會自動訪問這些存儲單元。當PAGEN產生了一個不在片內存儲器的地址時，會自動使用一

45、個外部總線操作。表2-7是TMS320C54x系列芯片的片內存儲器配置。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 表2-7 TSM320C54x芯片片內程序存儲器配置 (單位：K字) 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 1程序存儲器配置 MP/ 和OVLY位決定片內存儲器是否配置到程序存儲空間。復位時，MP/ 引腳上的邏輯電平將設置PMST寄存器的MP/ 位。MP/ 引腳在復位時有效。復位后，PMST寄存器的MP/ 位決定芯片的工作方式，直到下一次復位。 MCM

46、CMCMCMC第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 下面以TMS320C541芯片(如圖2-8所示)為例，介紹TMS320C54x器件的地址映像與程序存儲器的分配。 圖2-13給出了在兩種情況下，兩個控制位對程序存儲器配置的影響。 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-13 TMS320C541程序存儲器配置圖程序存儲器微處理器模式外部程序存儲器0000H中斷字及保留(外部)FF7FHFF80HFFFFH程序存儲器微型計算機模式保留片內 DARAM外部0

47、000H007FH0080H片內ROM(28 K字)中斷字及保留(片內)13FFH1400H8FFFH9000HFF7FHFF80HFFFFH第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 當MP/ =1，OVLY=0時，TMS320C541工作在微處理器模式下，片內ROM、片內RAM不安排到程序存儲空間。 當MP/ =0，OVLY=1時，TMS320C541工作在微型計算機模式下，片內28 K字ROM(9000HFF7FH)、片內復位和中斷向量(FF80HFFFFH)可作為程序存儲器；片內5 K字DARAM可作為程序存儲器。MCMC第

48、第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2片內ROM的組織 為了提高芯片的性能，對片內的ROM按照塊的方式組織，如圖2-14所示。這樣，可以在一個塊中取指的同時不會影響在另一個塊中讀取操作數(shù)。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-14 TMS320C54x的片內ROM的組織 F000FFFFE000EFFFD000DFFFC000CFFFB000BFFFA000AFFF98009FFF900097FFF000HE000HD000HC000HB000HA000

49、H9000HF7FFFFFFF800FFFFE000FFFFF000FFFFF000FFFFE000EFFFD000DFFFC000CFFFB000BFFFA000AFFF900097FF80008FFF70007FFF60006FFF50005FFF40004FFF8000H7000H6000H5000H4000HTMS320C541TMS320C542/543TMS320C545/546TMS320C548C000DFFFE000FFFFC000DFFFTMS320C549 TMS320C5402TMS320C5410第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU

50、結構和存儲器配置結構和存儲器配置 3片內ROM在程序存儲空間中的地址配置 當芯片復位時，復位、中斷向量分配在FF80H開始的程序存儲空間中，然而，TMS320C54x的中斷矢量表可以重定位到任意一個128字的邊界上去，這就很容易第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 將中斷矢量表從引導ROM中移出來，然后再根據存儲器圖安排。在片內ROM中，有128個字用于保存檢測設備的目的，應用程序不要寫到這段存儲器中(FF00HFF7FH)。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配

51、置 4片內ROM的內容和配置 TMS320C54x的片內ROM的容量有大有小，大的ROM(24 K、28 K或48 K字)可把用戶的程序代碼 寫 進 去 ； 小 的ROM(高2K字)由TI公司定義。根據不同的型號，TMS320C54x的2 K字程序空間中包含以下內容：第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 自舉加載程序：完成串行口、外部存儲器、I/O口或并行口BOOT-LOAD功能的程序代碼； 256字的率擴展表； 256字的A率擴展表； 256字的正弦表； 中斷向量表。 圖2-15是片內ROM中包含上述各種內容的總結。當MP/

52、 0時，F(xiàn)F80HFFFFH配置成片內ROM。 MC第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-15 片內ROM程序存儲器圖用戶程序保留中斷向量表自舉加載程序保留中斷向量表律擴展表正弦函數(shù)值查找表A 律擴展表F800HF900HFB00HFF80HFF00HFE00HFD00HFC00HFA00HTMS320C541/545/546TMS320C542/543/548/549/5402/5410第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 5擴展程序存儲器 TMS32

53、0C548/549/5402/5410/5420采用分頁技術，可以將程序存儲空間擴展為8 M字。因此，這些芯片提供了一些增強的特性： 23條地址線(TMS320C5402有20條地址線，TMS320C5420有18條地址線)；第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 額外的存儲器映像寄存器、程序計數(shù)器擴展寄存器(XPC)； 6條額外的指令用于尋址擴展的程序存儲空間，改變XPC的值。它們是：第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 FBD：遠跳轉。FBACCD：遠跳轉到

54、累加器A或B指定的地址。FCALAD：遠調用累加器A或B指定的子程序。FCALLD：遠調用。FRETD：遠返回。FRETED：遠返回且中斷允許。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 以下兩條指令使用累加器的23位數(shù)進行尋址： READA(41頁) WRITA： 除此之外的其他指令不能影響XPC，它們只能在當前頁中進行操作。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 T M S 3 2 0 C 5 4 8 、 T M S 3 2 0 C 5 4 9 和TMS320C5

55、410的程序存儲空間為128頁，每頁64 K字；TMS320C5402則僅有16頁存儲空間。下面分兩種情況介紹TMS320C548的擴展程序存儲器空間。 當MP/ =1，OVLY=0時，片內RAM不映像到程序空間。TMS320C548將程序空間分為128頁，XPC=0127，每頁64 K字，如圖2-16所示。MC第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-16 TMS320C548擴展程序空間示意圖 0頁64 K字(片外)00 0000H00 FFFFHXPC01頁64 K字(片外)01 0000H01 FFFFHXPC12頁

56、64 K字(片外)02 0000H02 FFFFHXPC2127頁64 K字(片外)7F 0000H7F FFFFHXPC127第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 當MP/ =1，OVLY=1時，片上RAM配置到程序存儲空間后，擴展程序存儲器的所有頁都被分成兩個部分：共享部分和獨立部分。共享部分有32 K字，在任何一頁中都可以訪問；而每頁獨立的32 K字則僅在特定頁中被訪問。圖2-17給出了OVLY=1時，TMS320C548的擴展存儲器圖。MC第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存

57、儲器配置結構和存儲器配置 圖2-17 TMS320C548擴展程序空間映像圖 0頁32 K字(片內)xx 0000Hxx 7FFFHXPCxx0頁32 K字(片外)00 8000H00 FFFFHXPC01頁32 K字(片外)01 8000H01 FFFFHXPC12頁32 K字(片外)02 8000H02 FFFFHXPC2127頁32 K字(片外)7F 8000H7F FFFFHXPC127第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 2.4.3 數(shù)據存儲器 TMS320C54x可以尋址64 K字的數(shù)據存儲空間，其片內ROM、片內

58、雙口R A M ( D A R A M ) 和 片 內 單 口RAM(SARAM)可以通過軟件配置到數(shù)據存儲空間。如果片內存儲器配置到數(shù)據存儲空間，則芯片在訪問程序第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 存儲器時會自動訪問這些存儲單元。當DAGEN產生的地址不在片內存儲器的范圍內時，處理器會自動地對外部數(shù)據存儲器尋址。表2-8是TMS320C54x系列芯片的片內數(shù)據存儲器配置。第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 表2-8 TMS320C54x系列芯片片內數(shù)據存

59、儲器配置 (單位：K字) 第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 1數(shù)據存儲器配置 數(shù)據存儲器包含片內或片外的RAM，片內的DARAM映像到數(shù)據存儲空間。一些TMS320C54x的芯片還能夠把一部分片內ROM配置到數(shù)據存儲空間中，這種配置需要修改PMST寄存器的DROM位。這部分片內ROM既可以在數(shù)據空間使能(DROM=1)，也可以在程序空間使能(MP/ =0)。在復位時，處理器把DROM位清零。MC第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和存儲器配置 圖2-18 TMS320C541數(shù)據存儲器配置圖 存儲器映像寄存器數(shù)據存儲器0000H005FH暫存器SPRAM0060H007FH片內DARAM（5 K字)0080H外部數(shù)據存儲器13FFH1400HFFFFHDROM0存儲器映像寄存器數(shù)據存儲器0000H005FH暫存器SPRAM0060H007FH片內DARAM（5 K字)0080H13FFH1400HFFFFHDROM1外部片內ROM保留FF00HFEFFHE000HDFFFH第第2 2章章 TMS320C54xTMS320C54x的的CPUCPU結構和存儲器配置結構和